公开(公告)号：CN116266535A

公开(公告)日：2023-06-20

申请号：CN202211613840.6

申请日：2022-12-15

Applicant: 瑞萨电子株式会社

Inventor： 林志超 ,  大形公士 ,  高桥幸雄 ,  今井朋弘 ,  吉田哲也

IPC: H01L21/331 ,  H01L29/739 ,  H01L29/06

Abstract: 本公开涉及一种半导体器件及其制造方法，栅电极经由栅极绝缘膜被形成在沟槽内部。在半导体衬底上形成的栅极绝缘膜被去除。绝缘膜被形成在半导体衬底上。p型基极区被形成在半导体衬底中。n型发射极区被形成在基极区中。对半导体衬底执行氢退火工艺。基极区与发射极区之间的边界位于比在沟槽的侧表面与栅极绝缘膜之间形成的绝缘膜深的位置。

公开(公告)号：CN105226064B

公开(公告)日：2019-08-13

申请号：CN201510368628.1

申请日：2015-06-29

Applicant: 瑞萨电子株式会社

Inventor： 大形公士 ,  川嶋祥之 ,  茶木原启 ,  林伦弘

IPC: H01L27/11519 ,  H01L27/11573 ,  H01L27/11517 ,  H01L29/06 ,  H01L29/423 ,  H01L29/51 ,  H01L29/78 ,  H01L29/788 ,  H01L29/08 ,  H01L29/792 ,  H01L21/265 ,  H01L21/28 ,  H01L21/336 ,  H01L21/02

CPC classification number: H01L29/788 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/26513 ,  H01L27/11517 ,  H01L27/11519 ,  H01L27/11573 ,  H01L29/0607 ,  H01L29/0642 ,  H01L29/0847 ,  H01L29/40117 ,  H01L29/42324 ,  H01L29/42344 ,  H01L29/511 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7833 ,  H01L29/792

Abstract: 本申请涉及半导体器件及其制造方法。公开了一种具有提高的可靠性的半导体器件。在根据一个实施例的半导体器件中，沿X方向延伸的元件隔离区域具有交叉区域，该交叉区域与沿Y方向延伸的存储器栅极电极在平面图中交叉，Y方向与X方向以直角相交。在这种情况下，在交叉区域中，靠近源极区域的一个边沿侧的在Y方向上的宽度大于靠近控制栅极电极的另一边沿侧的在Y方向上的宽度。

公开(公告)号：CN117096181A

公开(公告)日：2023-11-21

申请号：CN202310374624.9

申请日：2023-04-10

Applicant: 瑞萨电子株式会社

Inventor： 大形公士 ,  吉田哲也 ,  高桥幸雄

IPC: H01L29/423 ,  H01L29/10 ,  H01L29/08 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。一种半导体器件，包括n型半导体衬底、沟槽、经由栅极绝缘膜形成在该沟槽中的栅极电极、形成在该半导体衬底中的p型基极区域和形成在该基极区域中的n型发射极区域。在平面图中，该沟槽在Y方向上延伸。多个发射极区域中的相邻发射极区域被形成为沿着该Y方向彼此间隔开一段距离。该距离比该发射极区域中的每个发射极区域在Y方向上的宽度的1/5宽并且比该宽度窄。

公开(公告)号：CN117457728A

公开(公告)日：2024-01-26

申请号：CN202310756029.1

申请日：2023-06-26

Applicant: 瑞萨电子株式会社

Inventor： 镰田拓步 ,  大形公士 ,  佐藤圣幸

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。一种半导体器件包括n型半导体衬底、沟槽和经由栅极绝缘膜在沟槽中形成的栅极电极。在该沟槽的角部上形成的栅极绝缘膜的厚度与在该沟槽的底部上形成的栅极绝缘膜的厚度之间的差的绝对值小于在该沟槽的角部上形成的栅极绝缘膜的厚度与在该沟槽的侧壁部上形成的栅极绝缘膜的厚度之间差的绝对值。

公开(公告)号：CN107305911A

公开(公告)日：2017-10-31

申请号：CN201710260163.7

申请日：2017-04-19

Applicant: 瑞萨电子株式会社

Inventor： 吉田哲也 ,  伊藤哲大 ,  大形公士 ,  青野英树

IPC: H01L29/78 ,  H01L21/762 ,  H01L21/28

CPC classification number: H01L29/66568 ,  H01L21/26513 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/76224 ,  H01L21/76243 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/66628 ,  H01L29/78 ,  H01L29/78603 ,  H01L29/7833 ,  H01L21/28008

Abstract: 本发明提供一种半导体器件的制造方法，其用于提高半导体器件的可靠性。在以离子注入的方式向被元件隔离部(STI)包围的半导体衬底(SB)注入阈值控制用的n型杂质的工序中，抗蚀图案(RN1)形成为将形成于元件隔离部(STI)的与SOI层(SL)的边界部的凹陷(DI)覆盖。由此，由于n型杂质未以离子注入的方式被注入至凹陷(DI)，所以在清洗等工序中不会使凹陷(DI)的蚀刻速率加快，能够抑制蚀刻。其结果是，由于能够防止BOX层(BX)变薄，所以能够防止BOX层(BX)的TDDB特性变差。

公开(公告)号：CN105226064A

公开(公告)日：2016-01-06

申请号：CN201510368628.1

申请日：2015-06-29

Applicant: 瑞萨电子株式会社

Inventor： 大形公士 ,  川嶋祥之 ,  茶木原启 ,  林伦弘

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/26513 ,  H01L27/11517 ,  H01L27/11519 ,  H01L27/11573 ,  H01L29/0607 ,  H01L29/0642 ,  H01L29/0847 ,  H01L29/40117 ,  H01L29/42324 ,  H01L29/42344 ,  H01L29/511 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7833 ,  H01L29/792

Abstract: 本申请涉及半导体器件及其制造方法。公开了一种具有提高的可靠性的半导体器件。在根据一个实施例的半导体器件中，沿X方向延伸的元件隔离区域具有交叉区域，该交叉区域与沿Y方向延伸的存储器栅极电极在平面图中交叉，Y方向与X方向以直角相交。在这种情况下，在交叉区域中，靠近源极区域的一个边沿侧的在Y方向上的宽度大于靠近控制栅极电极的另一边沿侧的在Y方向上的宽度。