公开(公告)号：CN108666309A

公开(公告)日：2018-10-16

申请号：CN201810183015.4

申请日：2018-03-06

Applicant: 瑞萨电子株式会社

Inventor： 铃村直仁 ,  青野英树

IPC: H01L27/02 ,  H01L27/088

Abstract: 一种具有FINFET的半导体器件，其提供了增强的可靠性。该半导体器件包括第一N沟道FET和第二N沟道FET，它们串联耦合在用于2输入NAND电路的输出的布线和用于第二电源电位的布线之间。在平面图中，局部布线设置在沿第二方向延伸的第一N沟道FET的第一N栅电极和第二N沟道FET的第二N栅电极之间，并且与沿第一方向延伸的半导体层交叉且沿第二方向延伸。局部布线耦合至用于热量消散的布线。

公开(公告)号：CN108666309B

公开(公告)日：2023-11-07

申请号：CN201810183015.4

申请日：2018-03-06

Applicant: 瑞萨电子株式会社

Inventor： 铃村直仁 ,  青野英树

IPC: H01L27/02 ,  H01L27/088

Abstract: 一种具有FINFET的半导体器件，其提供了增强的可靠性。该半导体器件包括第一N沟道FET和第二N沟道FET，它们串联耦合在用于2输入NAND电路的输出的布线和用于第二电源电位的布线之间。在平面图中，局部布线设置在沿第二方向延伸的第一N沟道FET的第一N栅电极和第二N沟道FET的第二N栅电极之间，并且与沿第一方向延伸的半导体层交叉且沿第二方向延伸。局部布线耦合至用于热量消散的布线。

公开(公告)号：CN111653622B

公开(公告)日：2024-03-22

申请号：CN202010556301.8

申请日：2015-11-12

Applicant: 瑞萨电子株式会社

Inventor： 青野英树 ,  吉田哲也 ,  小笠原诚 ,  冈本真一

IPC: H01L29/78 ,  H01L21/8238 ,  H01L21/8234 ,  H01L21/762 ,  H01L21/265 ,  H01L21/336

Abstract: 本发明涉及半导体器件及其制造方法。提供一种具有改进的可靠性的半导体器件。主要包括氧化硅的元件隔离区被掩埋形成在半导体衬底中的沟槽中。被元件隔离区环绕的有源区中的半导体衬底使MISFET的栅电极经由栅绝缘膜在其上。栅电极部分在元件隔离区上方延伸并且沟槽具有被氮化的内表面。在栅电极下方，氟被引入元件隔离区和MISFET的沟道区之间的边界附近。

公开(公告)号：CN107305911A

公开(公告)日：2017-10-31

申请号：CN201710260163.7

申请日：2017-04-19

Applicant: 瑞萨电子株式会社

Inventor： 吉田哲也 ,  伊藤哲大 ,  大形公士 ,  青野英树

IPC: H01L29/78 ,  H01L21/762 ,  H01L21/28

CPC classification number: H01L29/66568 ,  H01L21/26513 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/76224 ,  H01L21/76243 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/66628 ,  H01L29/78 ,  H01L29/78603 ,  H01L29/7833 ,  H01L21/28008

Abstract: 本发明提供一种半导体器件的制造方法，其用于提高半导体器件的可靠性。在以离子注入的方式向被元件隔离部(STI)包围的半导体衬底(SB)注入阈值控制用的n型杂质的工序中，抗蚀图案(RN1)形成为将形成于元件隔离部(STI)的与SOI层(SL)的边界部的凹陷(DI)覆盖。由此，由于n型杂质未以离子注入的方式被注入至凹陷(DI)，所以在清洗等工序中不会使凹陷(DI)的蚀刻速率加快，能够抑制蚀刻。其结果是，由于能够防止BOX层(BX)变薄，所以能够防止BOX层(BX)的TDDB特性变差。

公开(公告)号：CN111653622A

公开(公告)日：2020-09-11

申请号：CN202010556301.8

申请日：2015-11-12

Applicant: 瑞萨电子株式会社

Inventor： 青野英树 ,  吉田哲也 ,  小笠原诚 ,  冈本真一

IPC: H01L29/78 ,  H01L21/8238 ,  H01L21/8234 ,  H01L21/762 ,  H01L21/265 ,  H01L21/336

Abstract: 本发明涉及半导体器件及其制造方法。提供一种具有改进的可靠性的半导体器件。主要包括氧化硅的元件隔离区被掩埋形成在半导体衬底中的沟槽中。被元件隔离区环绕的有源区中的半导体衬底使MISFET的栅电极经由栅绝缘膜在其上。栅电极部分在元件隔离区上方延伸并且沟槽具有被氮化的内表面。在栅电极下方，氟被引入元件隔离区和MISFET的沟道区之间的边界附近。

公开(公告)号：CN105609558A

公开(公告)日：2016-05-25

申请号：CN201510770751.6

申请日：2015-11-12

Applicant: 瑞萨电子株式会社

Inventor： 青野英树 ,  吉田哲也 ,  小笠原诚 ,  冈本真一

IPC: H01L29/78 ,  H01L21/762 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/336

Abstract: 本发明涉及半导体器件及其制造方法。提供一种具有改进的可靠性的半导体器件。主要包括氧化硅的元件隔离区被掩埋形成在半导体衬底中的沟槽中。被元件隔离区环绕的有源区中的半导体衬底使MISFET的栅电极经由栅绝缘膜在其上。栅电极部分在元件隔离区上方延伸并且沟槽具有被氮化的内表面。在栅电极下方，氟被引入元件隔离区和MISFET的沟道区之间的边界附近。