公开(公告)号：CN111653622B

公开(公告)日：2024-03-22

申请号：CN202010556301.8

申请日：2015-11-12

Applicant: 瑞萨电子株式会社

Inventor： 青野英树 ,  吉田哲也 ,  小笠原诚 ,  冈本真一

IPC: H01L29/78 ,  H01L21/8238 ,  H01L21/8234 ,  H01L21/762 ,  H01L21/265 ,  H01L21/336

Abstract: 本发明涉及半导体器件及其制造方法。提供一种具有改进的可靠性的半导体器件。主要包括氧化硅的元件隔离区被掩埋形成在半导体衬底中的沟槽中。被元件隔离区环绕的有源区中的半导体衬底使MISFET的栅电极经由栅绝缘膜在其上。栅电极部分在元件隔离区上方延伸并且沟槽具有被氮化的内表面。在栅电极下方，氟被引入元件隔离区和MISFET的沟道区之间的边界附近。

公开(公告)号：CN111653622A

公开(公告)日：2020-09-11

申请号：CN202010556301.8

申请日：2015-11-12

Applicant: 瑞萨电子株式会社

Inventor： 青野英树 ,  吉田哲也 ,  小笠原诚 ,  冈本真一

IPC: H01L29/78 ,  H01L21/8238 ,  H01L21/8234 ,  H01L21/762 ,  H01L21/265 ,  H01L21/336

Abstract: 本发明涉及半导体器件及其制造方法。提供一种具有改进的可靠性的半导体器件。主要包括氧化硅的元件隔离区被掩埋形成在半导体衬底中的沟槽中。被元件隔离区环绕的有源区中的半导体衬底使MISFET的栅电极经由栅绝缘膜在其上。栅电极部分在元件隔离区上方延伸并且沟槽具有被氮化的内表面。在栅电极下方，氟被引入元件隔离区和MISFET的沟道区之间的边界附近。

公开(公告)号：CN108010911A

公开(公告)日：2018-05-08

申请号：CN201711031536.X

申请日：2017-10-27

Applicant: 瑞萨电子株式会社

Inventor： 冈本真一 ,  冈崎勉

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开涉及半导体器件及制造半导体器件的方法。包括鳍式低耐压晶体管和鳍型高耐压晶体管的半导体器件的性能得到改善。在通过第一元件隔离膜彼此隔离的多个第一鳍中的每一个上形成低耐压晶体管，以及形成高耐压晶体管，该高耐压晶体管具有包括多个第二鳍的顶部和侧表面的沟道区域和在彼此相邻的第二鳍之间的半导体衬底的顶部。此时，围绕包括一个高耐压晶体管的沟道区域的一部分的第二鳍的第二元件隔离膜的顶部低于第一元件隔离膜的顶部。

公开(公告)号：CN105609558A

公开(公告)日：2016-05-25

申请号：CN201510770751.6

申请日：2015-11-12

Applicant: 瑞萨电子株式会社

Inventor： 青野英树 ,  吉田哲也 ,  小笠原诚 ,  冈本真一

IPC: H01L29/78 ,  H01L21/762 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/336

Abstract: 本发明涉及半导体器件及其制造方法。提供一种具有改进的可靠性的半导体器件。主要包括氧化硅的元件隔离区被掩埋形成在半导体衬底中的沟槽中。被元件隔离区环绕的有源区中的半导体衬底使MISFET的栅电极经由栅绝缘膜在其上。栅电极部分在元件隔离区上方延伸并且沟槽具有被氮化的内表面。在栅电极下方，氟被引入元件隔离区和MISFET的沟道区之间的边界附近。