公开(公告)号：CN105321954B

公开(公告)日：2020-05-22

申请号：CN201510461172.3

申请日：2015-07-30

Applicant: 瑞萨电子株式会社

Inventor： 川嶋祥之 ,  茶木原启 ,  梅田恭子 ,  西田彰男

IPC: H01L27/11529 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11524 ,  H01L27/11534 ,  H01L21/28

Abstract: 本发明的各个实施例涉及制造半导体器件的方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在存储器单元区域中，在半导体衬底的主表面之上形成由第一导电膜所形成的控制栅极电极。然后，按照覆盖控制栅极电极的方式形成绝缘膜和第二导电膜，并且对第二导电膜进行回蚀刻。结果，在控制栅极电极的侧壁之上经由绝缘膜而保留第二导电膜，从而形成存储器栅极电极。然后，在外围电路区域中，在半导体衬底的主表面中形成p型阱。在p型阱之上形成第三导电膜。然后，形成由第三导电膜所形成的栅极电极。

公开(公告)号：CN105938838A

公开(公告)日：2016-09-14

申请号：CN201610096881.0

申请日：2016-02-23

Applicant: 瑞萨电子株式会社

Inventor： 阿部智 ,  茶木原启 ,  梅田恭子 ,  川岛祥之 ,  齐藤健太郎

IPC: H01L27/115

CPC classification number: H01L28/60 ,  H01L27/0629 ,  H01L27/11573 ,  H01L27/11563

Abstract: 本发明涉及半导体装置的制造方法。本发明还提供了一种包括非易失性存储器、新颖的堆叠的电容性元件的半导体装置。所述半导体装置包括堆叠的电容性元件，其包括由形成在半导体衬底中的n型阱区制成的第一电容电极，被形成以隔着第一电容绝缘膜覆盖所述第一电容电极的第二电容电极，被形成以隔着第二电容绝缘膜覆盖所述第二电容电极的第三电容电极，被形成以隔着第三电容绝缘膜覆盖所述第三电容电极的第四电容电极。第一电位被施加到第一和第三电容电极，并且与所述第一电位不同的第二电位被施加到第二和第四电容电极。

公开(公告)号：CN105321954A

公开(公告)日：2016-02-10

申请号：CN201510461172.3

申请日：2015-07-30

Applicant: 瑞萨电子株式会社

Inventor： 川嶋祥之 ,  茶木原启 ,  梅田恭子 ,  西田彰男

IPC: H01L27/115 ,  H01L21/28

Abstract: 本发明的各个实施例涉及制造半导体器件的方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在存储器单元区域中，在半导体衬底的主表面之上形成由第一导电膜所形成的控制栅极电极。然后，按照覆盖控制栅极电极的方式形成绝缘膜和第二导电膜，并且对第二导电膜进行回蚀刻。结果，在控制栅极电极的侧壁之上经由绝缘膜而保留第二导电膜，从而形成存储器栅极电极。然后，在外围电路区域中，在半导体衬底的主表面中形成p型阱。在p型阱之上形成第三导电膜。然后，形成由第三导电膜所形成的栅极电极。