Patent search cpc:"H01L2224/0236" Page 1

1.

发明公开
四方平面无引脚的封装结构及其方法无效

公开(公告)号：CN104952736A

公开(公告)日：2015-09-30

申请号：CN201410219198.2

申请日：2014-05-22

Applicant: 菱生精密工业股份有限公司

Inventor： 杜明德 , 林静邑 , 许嘉仁 , 林圣仁

IPC: H01L21/48 , H01L21/60 , H01L23/498 , H01L23/482

CPC classification number: H01L24/14 , H01L21/304 , H01L21/561 , H01L21/768 , H01L21/76802 , H01L21/78 , H01L23/3114 , H01L23/4985 , H01L23/528 , H01L24/02 , H01L24/11 , H01L24/13 , H01L24/92 , H01L24/94 , H01L2224/02319 , H01L2224/02321 , H01L2224/0233 , H01L2224/0236 , H01L2224/02377 , H01L2224/11334 , H01L2224/13022 , H01L2224/13024 , H01L2224/13025 , H01L2224/92 , H01L2224/94 , H01L2924/12042 , H01L2924/401 , H01L2924/00 , H01L2924/00014 , H01L2224/0231 , H01L2924/00012

Abstract: 本发明公开了一种四方平面无引脚封装结构的方法，该方法先将传导层形成于薄膜层的表面，并通过电路布局手段使传导层形成多个导通线路，接着将晶粒的各接触垫分别电性连接各导通线路的前端，再通过钻孔手段使薄膜层形成多个通孔，且让各导通线路的末端分别暴露于各通孔中，最后将多个金属凸块分别设置在各通孔，使晶粒的信号通过各导通线路被传导出至薄膜层的底面。据此，本发明不仅可应用于晶圆级芯片尺寸封装(Wafer Level Chip Size Package)，还可应用于胶膜四方平面无引脚(Tape Quad Flat Non-lead Package)的延伸，故能将封装工艺简单化，以降低成本及提升良率。

2.

发明公开
晶片封装体及其制造方法有权

公开(公告)号：CN104934397A

公开(公告)日：2015-09-23

申请号：CN201510087272.4

申请日：2015-02-25

Applicant: 精材科技股份有限公司

Inventor： 何彦仕 , 郑家明 , 张恕铭

IPC: H01L23/488 , H01L23/31 , H01L21/60

CPC classification number: H01L24/14 , H01L23/525 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/13 , H01L29/0657 , H01L2224/02233 , H01L2224/02313 , H01L2224/0235 , H01L2224/0236 , H01L2224/0237 , H01L2224/02371 , H01L2224/02375 , H01L2224/0239 , H01L2224/0401 , H01L2224/05647 , H01L2224/05655 , H01L2224/131 , H01L2224/13111 , H01L2224/14155 , H01L2224/14165 , H01L2924/014 , H01L2924/01029 , H01L2924/01013 , H01L2924/00014

Abstract: 本发明提供一种晶片封装体及其制造方法。该晶片封装体包含半导体晶片、至少一沟槽、多条第一重布局金属线路以及至少一凸起。半导体晶片具有设置于该半导体晶片的上表面的多个导电垫。沟槽自上表面朝半导体晶片的下表面延伸，且配置于半导体晶片的侧边。多条第一重布局金属线路设置于上表面，所述第一重布局金属线路分别与导电垫电性连接，且分别延伸至沟槽内。凸起设置于沟槽内且位于相邻的第一重布局金属线路之间。本发明能提高晶片封装体的制程良率，并有效降低生产成本。

3.

发明公开
薄膜晶体管组合物及其相关方法无效

公开(公告)号：CN102803345A

公开(公告)日：2012-11-28

申请号：CN201080060279.2

申请日：2010-11-19

Applicant: E·I·内穆尔杜邦公司

Inventor： B·C·奥曼 , M·L·邓巴 , T·何 , K·库塔基斯

IPC: C08G73/10 , C09D179/08 , H01L21/77

CPC classification number: H01L23/482 , C08G73/1042 , C08G73/1046 , C08G73/105 , C08G73/1067 , C08G73/1071 , C08J5/18 , C08J2379/08 , C08K7/00 , C08K7/02 , C08K7/04 , C08K7/08 , C08K2201/016 , C08L79/08 , H01L23/293 , H01L23/295 , H01L24/12 , H01L2224/0231 , H01L2224/02319 , H01L2224/0233 , H01L2224/02335 , H01L2224/0236 , H01L2224/024 , H01L2224/0401 , H01L2224/16225 , H01L2224/16227 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01021 , H01L2924/01057 , H01L2924/01079 , H01L2924/01322 , H01L2924/09701 , H01L2924/12032 , H01L2924/14 , H05K1/0346 , H05K1/0373 , H05K2201/0154 , H05K2201/0209 , Y10T428/25 , Y10T428/256 , Y10T428/257 , Y10T428/259 , H01L2924/00

Abstract: 本公开涉及薄膜晶体管组合物。所述薄膜晶体管组合物具有半导体材料和基板。所述基板由聚酰亚胺和亚微米级填料组成。所述聚酰亚胺衍生自至少一种芳族二酸酐组分和至少一种芳族二胺组分，所述芳族二酸酐组分选自刚棒二酸酐、非刚棒二酸酐以及它们的组合，所述芳族二胺组分选自刚棒二胺、非刚棒二胺以及它们的组合。所述二酸酐与二胺的摩尔比为48-52:52-48，并且X:Y的比率为20-80:80-20，其中X为刚棒二酸酐和刚棒二胺的摩尔百分比，并且Y为非刚棒二酸酐和非刚棒二胺的摩尔百分比。所述亚微米级填料在至少一个尺寸上小于550纳米；具有大于3:1的长宽比；在所有尺寸上小于所述膜的厚度。

4.

发明公开
包含聚酰亚胺膜和电极的组合件以及与它们相关的方法无效

公开(公告)号：CN102668108A

公开(公告)日：2012-09-12

申请号：CN201080051784.0

申请日：2010-11-19

Applicant: E.I.内穆尔杜邦公司

Inventor： B·C·奥曼 , M·L·邓巴 , T·何 , K·库塔基斯

IPC: H01L31/032 , H01L23/48 , H05K1/03 , C08K3/22 , C08L79/08 , C08J5/18

CPC classification number: H01L23/482 , C08G73/1042 , C08G73/1046 , C08G73/105 , C08G73/1067 , C08G73/1071 , C08J5/18 , C08J2379/08 , C08K7/00 , C08K7/02 , C08K7/04 , C08K7/08 , C08K2201/016 , C08L79/08 , H01L23/293 , H01L23/295 , H01L24/12 , H01L2224/0231 , H01L2224/02319 , H01L2224/0233 , H01L2224/02335 , H01L2224/0236 , H01L2224/024 , H01L2224/0401 , H01L2224/16225 , H01L2224/16227 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01021 , H01L2924/01057 , H01L2924/01079 , H01L2924/01322 , H01L2924/09701 , H01L2924/12032 , H01L2924/14 , H05K1/0346 , H05K1/0373 , H05K2201/0154 , H05K2201/0209 , Y10T428/25 , Y10T428/256 , Y10T428/257 , Y10T428/259 , H01L2924/00

Abstract: 本公开的组合件包含电极和聚酰亚胺膜。所述聚酰亚胺膜包含亚微米级填料和聚酰亚胺。所述聚酰亚胺衍生自至少一种芳族二酸酐组分和至少一种芳族二胺组分，所述芳族二酸酐组分选自刚棒二酸酐、非刚棒二酸酐以及它们的组合，所述芳族二胺组分选自刚棒二胺、非刚棒二胺以及它们的组合。所述二酸酐与二胺的摩尔比为48-52∶52-48，并且X∶Y的比率为20-80∶80-20，其中X为刚棒二酸酐和刚棒二胺的摩尔百分比，并且Y为非刚棒二酸酐和非刚棒二胺的摩尔百分比。所述亚微米级填料在至少一个尺寸上小于550纳米；具有大于3∶1的长宽比；在所有尺寸上小于所述膜的厚度。

5.

发明公开
制造半导体器件的方法和掩模无效

公开(公告)号：CN102024698A

公开(公告)日：2011-04-20

申请号：CN201010279145.1

申请日：2010-09-08

Applicant: 瑞萨电子株式会社

Inventor： 别宫史浩

IPC: H01L21/32

CPC classification number: H01L24/13 , G03F1/50 , H01L24/14 , H01L2224/0236 , H01L2224/024 , H01L2224/0401 , H01L2224/13008 , H01L2224/13099 , H01L2224/1411 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/15788 , H01L2924/3025 , H01L2924/00

Abstract: 本发明提供一种制造半导体器件的方法和掩模。在保护绝缘膜上形成感光性树脂膜。接着，通过对所述感光性树脂膜进行曝光和显影，沿着第一直线、在所述保护绝缘膜上形成多个凸块核心。接着，通过在多个凸块核心、多个电极焊盘和保护绝缘膜上选择性地形成导电膜，来形成多个凸块和多个互连，所述多个互连将所述多个凸块中的每个连接到所述电极焊盘中的任一个。在形成多个凸块核心的步骤中，通过使用多等级掩模只一次性将感光性树脂曝光，在凸块核心的侧面上的与互连接壤的区域被形成为具有比与所述第一直线相交的区域的坡度更缓的坡度。

6.

发明公开
具有电沉积介电涂层的带盖芯片的晶片级制造无效转让

公开(公告)号：CN101578703A

公开(公告)日：2009-11-11

申请号：CN200780048865.3

申请日：2007-10-23

Applicant: 泰塞拉技术匈牙利公司

Inventor： V·奥加涅相 , A·格林曼 , C·罗森施泰因 , F·哈扎诺维奇 , D·奥夫鲁特斯基 , A·达杨 , Y·阿克先通 , I·黑希特 , B·哈巴 , G·汉普斯通

IPC: H01L23/538

CPC classification number: H01L24/11 , H01L23/3114 , H01L24/06 , H01L24/12 , H01L24/16 , H01L24/48 , H01L24/94 , H01L27/14618 , H01L27/14683 , H01L31/0203 , H01L31/02325 , H01L2224/0236 , H01L2224/024 , H01L2224/0401 , H01L2224/04042 , H01L2224/06136 , H01L2224/11334 , H01L2224/114 , H01L2224/1147 , H01L2224/116 , H01L2224/13022 , H01L2224/13099 , H01L2224/13111 , H01L2224/13147 , H01L2224/13155 , H01L2224/274 , H01L2224/48 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01022 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/0105 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/07811 , H01L2924/10253 , H01L2924/12044 , H01L2924/19041 , H01L2924/19042 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/351 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207

Abstract: 一种包括半导体元件的单元例如芯片级封装件(350，1350)或光学传感器单元(10)被制造。半导体元件(300)具有暴露于前表面(302)和后表面(114)中的至少一个的半导电或导电材料(316)以及暴露于此并与半导电或导电材料绝缘的导电特征(310)。通过电沉积，绝缘层(304)被形成，以层叠于暴露的半导电材料或导电材料中的至少一个上。接下来，多个导电触点(308)和多个导电迹线(306)被形成为层叠于电沉积绝缘层(304)上，以将导电特征(310)连接至导电触点(308)。光学传感器单元(10)可被组合于具有光学元件(1058)的照相机模块(1030)中，对准半导体元件(1000)的成像区(1026)。

7.

发明公开
半导体装置及其制造方法失效

公开(公告)号：CN1702826A

公开(公告)日：2005-11-30

申请号：CN200510073789.4

申请日：2005-05-24

Applicant: 精工爱普生株式会社

Inventor： 黑泽康则

IPC: H01L21/00

CPC classification number: H01L24/13 , H01L23/3114 , H01L23/3192 , H01L24/05 , H01L2224/02125 , H01L2224/02126 , H01L2224/02235 , H01L2224/0231 , H01L2224/0236 , H01L2224/0401 , H01L2224/05001 , H01L2224/05022 , H01L2224/05024 , H01L2224/05548 , H01L2224/10126 , H01L2224/13022 , H01L2224/13024 , H01L2224/13099 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01078 , H01L2924/014 , H01L2924/14 , H01L2924/19041 , H01L2924/19043 , H01L2224/13 , H01L2924/00 , H01L2224/05599 , H01L2224/05099

Abstract: 本发明提供一种可靠性高的半导体装置及其制造方法。半导体装置具有：半导体基板(10)，形成有电极(14)；树脂层(20)，按照避开所述电极(14)的形式形成；连接盘(32)，设在树脂层(20)上；布线(34)，将电极(14)和连接盘(32)电连接；和外部端子(40)，接合在连接盘(32)上。树脂层(20)包括：第1树脂部(22)，避开连接盘(32)对外部端子(40)的接合面(35)的中央部，并支撑端部；和第2树脂部(24)，与第1树脂部(22)相邻。第1树脂部(22)的弹性系数比第2树脂部(24)低。