-
公开(公告)号：CN102646628B
公开(公告)日：2014-08-06
申请号：CN201210097778.X
申请日：2007-10-09
Applicant: 瑞萨电子株式会社
IPC: H01L21/768 , H01L23/538
CPC classification number: H01L23/5389 , H01L24/19 , H01L2223/54486 , H01L2224/04105 , H01L2224/20 , H01L2224/24227 , H01L2224/73267 , H01L2224/76155 , H01L2224/82102 , H01L2224/92 , H01L2224/92244 , H01L2924/01012 , H01L2924/01015 , H01L2924/0102 , H01L2924/01027 , H01L2924/01029 , H01L2924/0104 , H01L2924/01042 , H01L2924/01046 , H01L2924/01057 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/12044 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/15174 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2224/83 , H01L2224/82
Abstract: 一种用于制造半导体装置的方法，包括：在金属基材的一个表面上形成金属图案；形成覆盖金属图案的树脂层；通过从金属基材的另一表面侧在金属基材中形成开口，使得金属图案被保留来得到金属框架；在半导体芯片的电路形成表面面朝上的情况下，将半导体芯片安装在开口内；形成覆盖金属框架和半导体芯片的绝缘层；形成连接到半导体芯片的上表面的导电部分的通孔导体；形成电连接到通孔导体的互连层；以及去除树脂层，使得金属图案被暴露。
-
公开(公告)号：CN101536181B
公开(公告)日：2012-06-06
申请号：CN200780041277.7
申请日：2007-10-09
IPC: H01L23/12
CPC classification number: H01L23/5389 , H01L24/19 , H01L2223/54486 , H01L2224/04105 , H01L2224/20 , H01L2224/24227 , H01L2224/73267 , H01L2224/76155 , H01L2224/82102 , H01L2224/92 , H01L2224/92244 , H01L2924/01012 , H01L2924/01015 , H01L2924/0102 , H01L2924/01027 , H01L2924/01029 , H01L2924/0104 , H01L2924/01042 , H01L2924/01046 , H01L2924/01057 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/12044 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/15174 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2224/83 , H01L2224/82
Abstract: 一种半导体装置，包括：金属框架，其包括贯通的开口；半导体芯片，其设置在开口中；绝缘层，其设置在金属框架的上表面上，以覆盖上表面，所述上表面是半导体芯片的电路形成表面；布线层，其通过绝缘材料只设置在金属框架的上表面侧，并且电连接到半导体芯片的电路；通孔导体，其用于在将半导体芯片的电路和布线层电连接；以及树脂层，其设置在金属框架的下表面上。
-
公开(公告)号：CN109935573A
公开(公告)日：2019-06-25
申请号：CN201811544492.5
申请日：2018-12-17
Applicant: 瑞萨电子株式会社
Inventor： 萱岛祐治
IPC: H01L25/065 , H01L23/367 , H01L23/488 , H01L23/482 , H01L21/60
Abstract: 本公开涉及电子器件和电子设备，用于改进电子器件的特性。该电子器件包括形成在密封体的上表面US之上的第一再分布层和形成在密封体的底表面之下的第二再分布层。第二再分布层的厚度小于第一再分布层的厚度。
-
公开(公告)号：CN108511410A
公开(公告)日：2018-09-07
申请号：CN201810158631.4
申请日：2018-02-26
Applicant: 瑞萨电子株式会社
IPC: H01L23/485 , H01L23/488
Abstract: 本发明涉及半导体装置，提高半导体装置的可靠性。在半导体基板上隔着层间绝缘膜形成与布线(M2a)，在该层间绝缘膜上以覆盖布线(M2a)的方式形成有层间绝缘膜(IL3)，在层间绝缘膜(IL3)上形成有焊盘(PD1)。在层间绝缘膜(IL3)上，形成有具有暴露焊盘(PD1)的开口部(OP3)的层叠膜(LM)，在包括从开口部(OP3)暴露的焊盘(PD1)之上在内的层叠膜(LM)上形成有焊盘(PD1)电连接的再布线(RW)。布线(M2a)的端部位于焊盘(PD1)与再布线(RW)的连接区域(CN)的下方。在布线(M2a)中形成有多个开口部(SL)，在俯视观察时，多个开口部(SL)的至少一部分与连接区域(CN)重叠。
-
公开(公告)号：CN108369941A
公开(公告)日：2018-08-03
申请号：CN201680069738.0
申请日：2016-02-10
Applicant: 瑞萨电子株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: H01L25/065 , H01L25/07 , H01L25/18 , H01L2224/16225 , H01L2924/15174 , H01L2924/15192
Abstract: 一实施方式的半导体器件具有搭载于布线基板的第一半导体部件和第二半导体部件。上述第一半导体部件具有在与外部之间传输第一信号的第一端子以及在与上述第二半导体部件之间传输第二信号的第二端子。另外，上述第二半导体部件具有在与上述第一半导体部件之间传输上述第二信号的第三端子。另外，上述第一信号以比上述第二信号更高的频率来传输。另外，上述第一半导体部件的上述第二端子与上述第二半导体部件的上述第三端子经由上述第一布线构件电连接。另外，上述第一半导体部件的上述第一端子不经由上述第一布线构件而是经由第一凸块电极与上述布线基板电连接。
-
Patent Agency Ranking
公开(公告)号：CN106663660B
公开(公告)日：2019-11-05
申请号：CN201480081265.7
申请日：2014-12-24
Applicant: 瑞萨电子株式会社
Abstract: 半导体装置包括搭载在搭载于配线基板的中介部上且经由中介部而彼此电连接的第一及第二半导体部件。并且，中介部的多个配线层具有从作为基准的主面侧依次层叠的第一配线层、第二配线层及第三配线层。并且，在中介部的夹在第一半导体部件和第二半导体部件之间的第一区域中，第三配线层中的基准电位用配线的比例比第一配线层中的基准电位用配线的比例大。并且，在第一区域中，第一配线层中的信号用配线的比例比第三配线层中的信号用配线的比例大。
-
公开(公告)号：CN106663660A
公开(公告)日：2017-05-10
申请号：CN201480081265.7
申请日：2014-12-24
Applicant: 瑞萨电子株式会社
Abstract: 半导体装置包括搭载在搭载于配线基板的中介部上且经由中介部而彼此电连接的第一及第二半导体部件。并且，中介部的多个配线层具有从作为基准的主面侧依次层叠的第一配线层、第二配线层及第三配线层。并且，在中介部的夹在第一半导体部件和第二半导体部件之间的第一区域中，第三配线层中的基准电位用配线的比例比第一配线层中的基准电位用配线的比例大。并且，在第一区域中，第一配线层中的信号用配线的比例比第三配线层中的信号用配线的比例大。
-
公开(公告)号：CN102646628A
公开(公告)日：2012-08-22
申请号：CN201210097778.X
申请日：2007-10-09
IPC: H01L21/768 , H01L23/538
CPC classification number: H01L23/5389 , H01L24/19 , H01L2223/54486 , H01L2224/04105 , H01L2224/20 , H01L2224/24227 , H01L2224/73267 , H01L2224/76155 , H01L2224/82102 , H01L2224/92 , H01L2224/92244 , H01L2924/01012 , H01L2924/01015 , H01L2924/0102 , H01L2924/01027 , H01L2924/01029 , H01L2924/0104 , H01L2924/01042 , H01L2924/01046 , H01L2924/01057 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/12044 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/15174 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2224/83 , H01L2224/82
Abstract: 一种用于制造半导体装置的方法，包括：在金属基材的一个表面上形成金属图案；形成覆盖金属图案的树脂层；通过从金属基材的另一表面侧在金属基材中形成开口，使得金属图案被保留来得到金属框架；在半导体芯片的电路形成表面面朝上的情况下，将半导体芯片安装在开口内；形成覆盖金属框架和半导体芯片的绝缘层；形成连接到半导体芯片的上表面的导电部分的通孔导体；形成电连接到通孔导体的互连层；以及去除树脂层，使得金属图案被暴露。
-
公开(公告)号：CN209447791U
公开(公告)日：2019-09-27
申请号：CN201822118119.5
申请日：2018-12-17
Applicant: 瑞萨电子株式会社
Inventor： 萱岛祐治
IPC: H01L25/065 , H01L23/367 , H01L23/488 , H01L23/482 , H01L21/60
Abstract: 本公开涉及电子器件和电子设备，用于改进电子器件的特性。该电子器件包括形成在密封体的上表面US之上的第一再分布层和形成在密封体的底表面之下的第二再分布层。第二再分布层的厚度小于第一再分布层的厚度。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN207800597U
公开(公告)日：2018-08-31
申请号：CN201820270365.X
申请日：2018-02-26
Applicant: 瑞萨电子株式会社
IPC: H01L23/485 , H01L23/488
CPC classification number: H01L23/5283 , H01L23/5286 , H01L24/04 , H01L24/13 , H01L2224/0236 , H01L2224/02373 , H01L2224/02375 , H01L2224/02381 , H01L2224/0401 , H01L2224/13024 , H01L2924/3512
Abstract: 本公开涉及半导体装置，具有：半导体基板；第一布线；第二层间绝缘膜；第一焊盘；第一绝缘膜，具有第一开口部；第二布线；以及第二焊盘，其中，在俯视观察时，所述第一布线的至少一部分与所述第一焊盘重叠，所述第一布线的端部位于所述第一焊盘与所述第二布线的连接区域的下方，在所述第一布线中的第一区域形成有多个第二开口部，在俯视观察时，所述第一区域的至少一部分与所述连接区域重叠。本公开的一个实施例解决的一个问题是在形成焊盘后形成有再布线的半导体装置中提高可靠性。根据本公开的一个实施例的一个用途是能够提高半导体装置的可靠性。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.056 seconds)
