-
公开(公告)号:CN105990339A
公开(公告)日:2016-10-05
申请号:CN201610188337.9
申请日:2016-03-17
Applicant: 瑞萨电子株式会社
Inventor: 冈垣健
IPC: H01L27/088 , H01L29/10
CPC classification number: H01L27/0924 , H01L23/5226 , H01L23/528 , H01L27/0207 , H01L29/0657 , H03K5/134 , H01L27/088 , H01L29/10
Abstract: 本发明提供一种半导体器件,本发明的课题在于提供适用了FinFET的延迟电路。半导体器件具有第一反相器和与其串联连接的第二反相器。第一及第二反相器分别具有p沟道型晶体管和n沟道型晶体管。构成第二反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数分别比构成第一反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数少。
-
公开(公告)号:CN105374828A
公开(公告)日:2016-03-02
申请号:CN201510505825.3
申请日:2015-08-17
Applicant: 瑞萨电子株式会社
Abstract: 谋求具有FINFET的半导体器件的省面积化。分别通过2个局域互连部(LIC2)将n沟道型的FINFET(NFT)和p沟道型的FINFET(PFT)的漏极区域(Dp、Dn)从栅电极(GE)与其相邻的虚设栅极(DG)之间的Y栅格(YG2)引出到其相邻的Y栅格(YG3)。并且,用在Y栅格(YG3)沿X方向延伸的局域互连部(LIC1)将这些局域互连部(LIC2)之间连接。根据这样的单元布局,通过局域互连部(LIC1)的配置,虽然栅格数增加了一个,但能够缩短X方向的长度。结果,能够确保局域互连部(LIC1,LIC2)间的空间,并谋求单位单元的单元面积的缩小化。
-
公开(公告)号:CN105990339B
公开(公告)日:2021-08-17
申请号:CN201610188337.9
申请日:2016-03-17
Applicant: 瑞萨电子株式会社
Inventor: 冈垣健
IPC: H01L27/088 , H01L29/10
Abstract: 本发明提供一种半导体器件,本发明的课题在于提供适用了FinFET的延迟电路。半导体器件具有第一反相器和与其串联连接的第二反相器。第一及第二反相器分别具有p沟道型晶体管和n沟道型晶体管。构成第二反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数分别比构成第一反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数少。
-
公开(公告)号:CN105374828B
公开(公告)日:2021-01-26
申请号:CN201510505825.3
申请日:2015-08-17
Applicant: 瑞萨电子株式会社
Abstract: 谋求具有FINFET的半导体器件的省面积化。分别通过2个局域互连部(LIC2)将n沟道型的FINFET(NFT)和p沟道型的FINFET(PFT)的漏极区域(Dp、Dn)从栅电极(GE)与其相邻的虚设栅极(DG)之间的Y栅格(YG2)引出到其相邻的Y栅格(YG3)。并且,用在Y栅格(YG3)沿X方向延伸的局域互连部(LIC1)将这些局域互连部(LIC2)之间连接。根据这样的单元布局,通过局域互连部(LIC1)的配置,虽然栅格数增加了一个,但能够缩短X方向的长度。结果,能够确保局域互连部(LIC1,LIC2)间的空间,并谋求单位单元的单元面积的缩小化。
-
公开(公告)号:CN205645809U
公开(公告)日:2016-10-12
申请号:CN201620251282.7
申请日:2016-03-17
Applicant: 瑞萨电子株式会社
Inventor: 冈垣健
IPC: H01L27/088 , H01L29/10
CPC classification number: H01L27/0924 , H01L23/5226 , H01L23/528 , H01L27/0207 , H01L29/0657 , H03K5/134
Abstract: 本实用新型提供一种半导体器件,本实用新型的课题在于提供适用了FinFET的延迟电路。半导体器件具有第一反相器和与其串联连接的第二反相器。第一及第二反相器分别具有p沟道型晶体管和n沟道型晶体管。构成第二反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数分别比构成第一反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数少。
-
-
-
-