公开(公告)号：CN110021321B

公开(公告)日：2024-09-17

申请号：CN201811551957.X

申请日：2018-12-18

Applicant: 瑞萨电子株式会社

Inventor： 新居浩二 ,  石井雄一郎 ,  泽田阳平 ,  薮内诚

IPC: G11C11/417

Abstract: 提供了一种具有低功耗写入辅助电路的半导体存储器器件。半导体存储器器件包括多个字线、多个位线对、多个存储器单元、多个辅助线对、写入驱动器电路、写入辅助电路和选择电路。存储器单元被耦合到字线和位线对，以使得一个存储器单元被耦合到一个字线和一个位线对的方式。辅助线对平行于位线对延伸，以使得一个辅助线对平行于一个位线对延伸的方式。选择电路根据选择信号将从位线对中选择的一个位线对耦合到写入驱动器电路，并且将平行于所选择的位线对延伸的相关联的辅助线对耦合到写入辅助电路。

公开(公告)号：CN108986858B

公开(公告)日：2023-10-24

申请号：CN201810531259.7

申请日：2018-05-29

Applicant: 瑞萨电子株式会社

Inventor： 泽田阳平 ,  薮内诚 ,  森本薰夫

IPC: G11C15/04

Abstract: 本申请涉及一种内容可寻址存储器。该内容可寻址存储器包括：多个TCAM单元，其构成一个条目；第一字线，其被耦合到所述TCAM单元；第二字线，其被耦合到所述TCAM单元；以及匹配线，其被耦合到所述TCAM单元，并且还包括有效单元，其存储指示所述条目的有效或无效的有效位；位线，其被耦合到所述有效线；以及选择电路，其被耦合到所述第一字线和所述第二字线，并且根据其中所述第一字线或所述第二字线被设定为选定状态的情形将所述有效单元设定为选定状态。

公开(公告)号：CN107431044B

公开(公告)日：2021-11-30

申请号：CN201580077422.1

申请日：2015-06-24

Applicant: 瑞萨电子株式会社

Inventor： 薮内诚 ,  石井雄一郎

IPC: H01L21/8238 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/092

Abstract: 根据实施例的半导体器件(1)包括：半导体衬底；在所述半导体衬底上形成的第一阱(15)；在所述半导体衬底上形成的第二阱(15)；在所述第一阱中形成的第一鳍(11)；在所述第二阱中形成的第二鳍(21)；和连接到所述第一鳍和所述第二鳍中的每一个鳍的第一电极(12a)。所述第一阱和所述第一鳍(11)具有相同的导电类型，并且所述第二阱和所述第二鳍(21)具有不同的导电类型。

公开(公告)号：CN106531736B

公开(公告)日：2021-11-30

申请号：CN201610687196.5

申请日：2016-08-18

Applicant: 瑞萨电子株式会社

Inventor： 薮内诚

IPC: H01L27/088

Abstract: 本申请涉及半导体器件。控制数据保持时间而不额外增加电路面积。半导体器件包括由鳍形成的数据缓冲器和触发器。作为延迟线，与鳍的栅极电极位于同一层中的栅极布线被设置在从数据缓冲器的数据输出节点到触发器的数据输入节点的数据信号路径中。

公开(公告)号：CN108962315A

公开(公告)日：2018-12-07

申请号：CN201810494579.X

申请日：2018-05-22

Applicant: 瑞萨电子株式会社

Inventor： 薮内诚 ,  田中信二

IPC: G11C15/04

Abstract: 本发明涉及内容可寻址存储器。本发明的目的是提供一种高度可靠的内容可寻址存储器。提供了一种内容可寻址存储器，该内容可寻址存储器包括：多个CAM单元；与CAM单元接合的字线；与CAM单元接合的多个位线；与CAM单元接合的多个搜索线；与CAM单元接合的匹配线；与匹配线接合的匹配放大器；以及能够根据字线的值来选择匹配放大器的输出的选择电路。

公开(公告)号：CN106716625A

公开(公告)日：2017-05-24

申请号：CN201580048810.7

申请日：2015-03-26

Applicant: 瑞萨电子株式会社

Inventor： 良田雄太 ,  薮内诚 ,  横山佳巧

IPC: H01L21/8244 ,  H01L27/11

CPC classification number: H01L27/0207 ,  G11C11/418 ,  G11C11/419 ,  H01L23/5226 ,  H01L23/5286 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1116

Abstract: 基于想要有效利用通过因FINFET的微型化而能够存在的第0布线层(M0)在第3布线层(M3)产生的空间的基本思想，在第3布线层产生的空间配置辅助线(AL)，使该辅助线(AL)与字线(WL)电连接。由此，实现基于字线电压的上升时间受到字线的布线电阻的影响很大这一新见解的对策(研究)，由此能够实现使用了FINFET的SRAM的高速动作。

公开(公告)号：CN104347111A

公开(公告)日：2015-02-11

申请号：CN201410355631.5

申请日：2014-07-24

Applicant: 瑞萨电子株式会社

Inventor： 薮内诚 ,  藤原英弘

IPC: G11C11/413

CPC classification number: G11C11/419 ,  G11C11/417 ,  G11C11/418 ,  G11C17/12

Abstract: 提供了一种半导体集成电路器件，该半导体集成电路器件能够利用开销抑制而生成唯一ID。当生成唯一ID时，SRAM中的存储器单元的字线的电位上升至该SRAM的供电电压以上，并且随后下降至该SRAM的供电电压以下。当该字线的电位高于SRAM的供电电压时，相同数据被提供至存储器单元的两条位线。由此，SRAM中的存储器单元被置入无定义状态并且随后发生变化从而根据形成该存储器单元的元件的特性等保存数据。在制造SRAM时，形成存储器单元的元件的特性等发生变化。因此，SRAM中的存储器单元根据制造中所发生的变化保存数据。

公开(公告)号：CN108133726B

公开(公告)日：2023-06-06

申请号：CN201711239759.5

申请日：2017-11-30

Applicant: 瑞萨电子株式会社

Inventor： 田中信二 ,  薮内诚

IPC: G11C11/34 ,  G11C11/4063

Abstract: 本发明提供一种半导体器件，其能够降低因布线的寄生电阻或者寄生电容的影响而使信号波形变钝的现象。半导体器件具有向由驱动信号驱动的布线的远端部分供给升压电压的供给电路。所述供给电路具有：反相器电路，该反相器电路的输入与所述布线耦合；以及开关元件，其由所述反相器电路的输出信号控制。所述开关元件使所述升压电压与所述布线的远端部分连接。

公开(公告)号：CN112712843A

公开(公告)日：2021-04-27

申请号：CN202011126433.3

申请日：2020-10-20

Applicant: 瑞萨电子株式会社

Inventor： 薮内诚

IPC: G11C15/04

Abstract: 本公开的实施例涉及存储器和包括存储器的半导体设备。根据实施例的TCAM(三态内容可寻址存储器)包括在延迟路径中的中继器，中继器被用于控制复制电路中的定时，其限定了匹配的定时。根据以上配置，消耗低功率并且高速操作的TCAM可以实现。

公开(公告)号：CN106601289B

公开(公告)日：2020-09-04

申请号：CN201611201951.0

申请日：2012-09-12

Applicant: 瑞萨电子株式会社

Inventor： 薮内诚

IPC: G11C11/419

Abstract: 本发明涉及半导体装置。提供了例如用于在写操作中控制与要写的SRAM存储单元耦接的存储单元电源线的电压电平的写辅助电路。写辅助电路响应于在写操作中使能的写辅助使能信号将存储单元电源线的电压电平降低到预定的电压电平。同时，写辅助电路根据写辅助脉冲信号的脉冲宽度来控制存储单元电源线的电压电平的降低速度。写辅助脉冲信号的脉冲宽度被定义为使得行的数量越大(或存储单元电源线的长度越长)，则脉冲宽度越大。