-
公开(公告)号：CN110033804A
公开(公告)日：2019-07-19
申请号：CN201811594121.8
申请日：2018-12-25
Applicant: 瑞萨电子株式会社
IPC: G11C15/04
Abstract: 提供了可以执行高速搜索操作的半导体器件。半导体器件包括：多个搜索存储单元，以矩阵形式布置；多个搜索线对，分别设置为与存储单元列相对应，并且分别传输将与存储在搜索存储单元中的数据进行比较的多个搜索数据；多个搜索驱动器，分别布置为对应于搜索线对的一端侧，并且根据搜索数据驱动搜索线对；以及多个辅助电路，分别设置为对应于搜索线对的另一端侧，并且根据搜索数据辅助驱动对应的搜索线对。
-
公开(公告)号：CN102194757B
公开(公告)日：2014-07-16
申请号：CN201110035458.7
申请日：2011-02-01
Applicant: 瑞萨电子株式会社
IPC: H01L21/8244 , H01L27/11 , G11C11/412
CPC classification number: H01L21/823412 , H01L27/11 , H01L27/1104
Abstract: 本发明提供了一种半导体器件的制造方法，该方法实现了减少注入掩膜，本发明还提供了这样一种半导体器件。通过使用抗蚀剂掩膜和另一个抗蚀剂掩膜作为所述注入掩膜向NMOS区注入硼，形成了充当存取晶体管和驱动晶体管的晕区的p型杂质区。还通过使用另一个抗蚀剂掩膜作为注入掩膜向PMOS区注入磷或砷，形成了充当负载晶体管的晕区的n型杂质区。
-
公开(公告)号：CN102142274A
公开(公告)日：2011-08-03
申请号：CN201010593676.8
申请日：2010-12-15
Applicant: 瑞萨电子株式会社
Inventor： 新居浩二
IPC: G11C11/413 , H01L27/11 , H01L21/8244
CPC classification number: G11C11/4125
Abstract: 本发明公开了一种半导体器件。提供一种可以提高具有SRAM的半导体器件的可靠性的技术。本发明的半导体器件具有存储单元MC1，所述存储单元MC1包括形成在硅衬底1上的六个n沟道型晶体管(QNA1)、(QNA2)、(QNA3)、(QNA4)、(QND1)、(QND2)和两个p沟道型晶体管(QPL1)、(QPL2)。在硅衬底1上，沿着行方向观察，依次配置有第一p阱(PW1)、第一n阱(NW1)、第二p阱(PW2)、第二n阱(NW2)及第三p阱(PW3)。第一及第二正相存取晶体管(QNA1)、(QNA2)配置在第一p阱(PW1)内，第一及第二激励晶体管(QND1)、(QND2)配置在第二p阱(PW2)内，第一及第二反相存取晶体管(QNA3)、(QNA4)配置在第三p阱(PW3)内。
-
公开(公告)号：CN101866686A
公开(公告)日：2010-10-20
申请号：CN201010166777.7
申请日：2005-06-24
Applicant: 瑞萨电子株式会社
IPC: G11C11/413
CPC classification number: G11C11/412 , G11C5/063 , G11C5/14 , G11C11/419 , H01L27/11 , H01L27/1104
Abstract: 本发明提供一种设有SRAM的半导体集成电路器件，它以低供给电压满足SNM和写余量的需求。该半导体集成电路器件包括：对应多个字线和多个互补位线设置的多个静态存储单元；多个存储单元电源线，每个存储单元电源线向连接到多个互补位线的每个的多个存储单元的每个供给工作电压；由电阻单元构成的多个电源电路，每个电源电路向每个存储单元电源线供给电源电压；和向互补位线供给对应电源电压的预充电电压的预充电电路，其中存储单元电源线构成为具有耦合电容，由此在相应互补位线上传输写信号。
-
公开(公告)号：CN110021321B
公开(公告)日：2024-09-17
申请号：CN201811551957.X
申请日：2018-12-18
Applicant: 瑞萨电子株式会社
IPC: G11C11/417
Abstract: 提供了一种具有低功耗写入辅助电路的半导体存储器器件。半导体存储器器件包括多个字线、多个位线对、多个存储器单元、多个辅助线对、写入驱动器电路、写入辅助电路和选择电路。存储器单元被耦合到字线和位线对，以使得一个存储器单元被耦合到一个字线和一个位线对的方式。辅助线对平行于位线对延伸，以使得一个辅助线对平行于一个位线对延伸的方式。选择电路根据选择信号将从位线对中选择的一个位线对耦合到写入驱动器电路，并且将平行于所选择的位线对延伸的相关联的辅助线对耦合到写入辅助电路。
-
Patent Agency Ranking
公开(公告)号：CN107799145B
公开(公告)日：2023-06-30
申请号：CN201710796680.6
申请日：2017-09-06
Applicant: 瑞萨电子株式会社
Inventor： 新居浩二
Abstract: 半导体装置具有：第一单元；第二单元；第一匹配线及第二匹配线；传输第一数据的第一搜索线对；传输第二数据的第二搜索线对；第一逻辑运算单元，与第一搜索线对和第一匹配线连接，且基于单元第一组件及第二组件保持的信息和第一数据的比较结果而驱动第一匹配线；以及第二逻辑运算单元，与第二搜索线对和第二匹配线连接，且基于单元第一组件及第二组件保持的信息和第二数据的比较结果而驱动第二匹配线。
-
公开(公告)号：CN110010169B
公开(公告)日：2022-03-29
申请号：CN201810007557.6
申请日：2018-01-04
Applicant: 联华电子股份有限公司 , 瑞萨电子株式会社
Abstract: 本发明公开一种双端口静态随机存取存储器单元，其包含一第一电源线、一第一位线以及一第二位线。第一电源线设置于一第一字线及一第二字线之间。第一位线设置于第一电源线及第一字线之间。第二位线设置于第一电源线及第二字线之间。
-
公开(公告)号：CN110034118A
公开(公告)日：2019-07-19
申请号：CN201811488402.5
申请日：2018-12-06
Applicant: 瑞萨电子株式会社
IPC: H01L27/11 , G11C11/412 , G11C11/418
Abstract: 为了提供地址访问时间较快的半导体存储器件。半导体存储器件包括多个存储单元和耦合至存储单元的字线。字线在第一方向上延伸。每个存储单元均包括在与第一方向相交的第二方向上延伸的栅电极。
-
公开(公告)号：CN110021321A
公开(公告)日：2019-07-16
申请号：CN201811551957.X
申请日：2018-12-18
Applicant: 瑞萨电子株式会社
IPC: G11C11/417
Abstract: 提供了一种具有低功耗写入辅助电路的半导体存储器器件。半导体存储器器件包括多个字线、多个位线对、多个存储器单元、多个辅助线对、写入驱动器电路、写入辅助电路和选择电路。存储器单元被耦合到字线和位线对，以使得一个存储器单元被耦合到一个字线和一个位线对的方式。辅助线对平行于位线对延伸，以使得一个辅助线对平行于一个位线对延伸的方式。选择电路根据选择信号将从位线对中选择的一个位线对耦合到写入驱动器电路，并且将平行于所选择的位线对延伸的相关联的辅助线对耦合到写入辅助电路。
-
公开(公告)号：CN105408960B
公开(公告)日：2019-02-15
申请号：CN201380078485.X
申请日：2013-08-06
Applicant: 瑞萨电子株式会社
Inventor： 新居浩二
IPC: G11C11/413 , G11C11/41 , H01L21/8244 , H01L27/10 , H01L27/11
Abstract: 在处理图像信息等的芯片中，混载数字信号处理电路等的逻辑电路，并且混载多端口的SRAM。此时，例如若有三个端口，则将一个端口作为差动写入&读取端口，将两个端口作为单端读取专用端口。但是，在该结构中，虽然嵌入式SRAM的占有面积变小，但明确存在如下的问题：写入&读取端口限于一个，此外，单端读取无法期待差动读取这般的高速读取特性。本申请的概要是，在嵌入式SRAM的存储单元构造中，具有三个差动写入&读取端口，在单元中央配置例如N阱区域，在其两侧配置P阱区域。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.036 seconds)
