公开(公告)号：CN101866686B

公开(公告)日：2012-06-27

申请号：CN201010166777.7

申请日：2005-06-24

Applicant: 瑞萨电子株式会社

Inventor： 前田德章 ,  篠崎义弘 ,  山冈雅直 ,  岛崎靖久 ,  礒田正典 ,  新居浩二

IPC: G11C11/413

CPC classification number: G11C11/412 ,  G11C5/063 ,  G11C5/14 ,  G11C11/419 ,  H01L27/11 ,  H01L27/1104

Abstract: 本发明提供一种设有SRAM的半导体集成电路器件，它以低供给电压满足SNM和写余量的需求。该半导体集成电路器件包括：对应多个字线和多个互补位线设置的多个静态存储单元；多个存储单元电源线，每个存储单元电源线向连接到多个互补位线的每个的多个存储单元的每个供给工作电压；由电阻单元构成的多个电源电路，每个电源电路向每个存储单元电源线供给电源电压；和向互补位线供给对应电源电压的预充电电压的预充电电路，其中存储单元电源线构成为具有耦合电容，由此在相应互补位线上传输写信号。

公开(公告)号：CN101459171B

公开(公告)日：2013-11-06

申请号：CN200810178137.0

申请日：2008-11-24

Applicant: 瑞萨电子株式会社

Inventor： 礒田正典

IPC: H01L27/02 ,  H01L27/088

CPC classification number: H01L27/0207 ,  H01L27/11807 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明旨在降低半导体集成电路的芯片面积。根据本发明的半导体集成电路包括第一晶体管、沿着Y轴与第一晶体管相邻布置的第二晶体管以及沿着X轴与第二晶体管相邻布置的第三晶体管。该半导体集成电路进一步包括第四晶体管，其沿着所述Y轴与所述第三晶体管相邻布置，且沿着所述X轴与所述第一晶体管相邻布置。所述第一至第四晶体管共享一个阱，且所述第一晶体管的输出信号和所述第二晶体管的输出信号具有彼此相反的相位。所述第二晶体管的输出信号和所述第三晶体管的输出信号具有彼此相反的相位。所述第三晶体管的输出信号和所述第四晶体管的输出信号具有彼此相反的相位。晶体管的输出进行作用使得抵消阱电势的波动。

公开(公告)号：CN101866686A

公开(公告)日：2010-10-20

申请号：CN201010166777.7

申请日：2005-06-24

Applicant: 瑞萨电子株式会社

Inventor： 前田德章 ,  篠崎义弘 ,  山冈雅直 ,  岛崎靖久 ,  礒田正典 ,  新居浩二

IPC: G11C11/413

CPC classification number: G11C11/412 ,  G11C5/063 ,  G11C5/14 ,  G11C11/419 ,  H01L27/11 ,  H01L27/1104

Abstract: 本发明提供一种设有SRAM的半导体集成电路器件，它以低供给电压满足SNM和写余量的需求。该半导体集成电路器件包括：对应多个字线和多个互补位线设置的多个静态存储单元；多个存储单元电源线，每个存储单元电源线向连接到多个互补位线的每个的多个存储单元的每个供给工作电压；由电阻单元构成的多个电源电路，每个电源电路向每个存储单元电源线供给电源电压；和向互补位线供给对应电源电压的预充电电压的预充电电路，其中存储单元电源线构成为具有耦合电容，由此在相应互补位线上传输写信号。