-
公开(公告)号：CN107039068B
公开(公告)日：2020-07-17
申请号：CN201611187332.0
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/417 , G11C11/419
Abstract: 本发明的实施例提供了存储电路及其写入方法。一种存储电路，包括：第一存储单元列，沿第一方向布置；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸；第二电源电压线；第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接。所述第一存储单元列的存储单元的每一个均包括电源电压线段。所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成。电压源，通过一条或多条导电路径与第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。
-
公开(公告)号：CN106783857B
公开(公告)日：2020-06-12
申请号：CN201610907219.9
申请日：2016-10-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11 , H01L23/528 , H01L21/8244
Abstract: 本发明公开了一种存储器件，包括：存储器位单元、第一字线、成对的金属岛状件和成对的连接金属线。第一字线设置在第一金属层中并且电连接至存储器位单元。成对的金属岛状件在第一金属层中设置在字线的相对两侧处并且电连接至电源。成对的连接金属线设置在第二金属层中并且配置成将金属岛状件分别电连接至存储器位单元。本发明还提供了用于制造存储器件的方法。
-
公开(公告)号：CN109326589A
公开(公告)日：2019-02-12
申请号：CN201711275164.5
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
Inventor： 萨赫勒·普里特·辛格 , 陈炎辉 , 廖宏仁
IPC: H01L27/02
Abstract: 一种二极管装置，包含二极管电路。二极管电路耦接于电路中第一输入/输出(I/O)接脚与第二输入/输出(I/O)接脚之间，以及用以被关闭。二极管电路用以提供第一放电路径给电路中第一输入/输出(I/O)接脚以及第二放电路径给电路中第二输入/输出(I/O)接脚。
-
公开(公告)号：CN109215702A
公开(公告)日：2019-01-15
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
公开(公告)号：CN107918742A
公开(公告)日：2018-04-17
申请号：CN201710662782.9
申请日：2017-08-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C11/419 , G11C7/20 , G11C7/24 , G11C11/413 , G11C11/418 , G11C2029/4402 , H04L9/3278 , G06F21/73 , G06F21/79
Abstract: 本发明实施例涉及一种基于静态随机存取存储器的认证电路，具体而言，本发明实施例提供一种存储器装置，其包含：存储器单元阵列，其包括多个存储器单元，其中所述多个存储器单元中的每一者经配置以处于数据状态中；及物理不可复制功能PUF产生器。所述PUF产生器进一步包含耦合到所述多个存储器单元的第一感测放大器，其中当存取所述多个存储器单元时，所述第一感测放大器经配置以比较所述多个存储器单元中的第一存储器单元及第二存储器单元的存取速度，且基于所述比较而提供第一输出信号以用于产生第一PUF签名。
-
Patent Agency Ranking
公开(公告)号：CN107403635A
公开(公告)日：2017-11-28
申请号：CN201710182966.5
申请日：2017-03-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种存储器宏及其操作方法。其中，存储器宏包含第一存储器单元阵列、第一跟踪电路及第一预充电电路。所述第一跟踪电路包含：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元。所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元。所述第一预充电电路耦合到所述第一跟踪位线，且经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。
-
公开(公告)号：CN107039069A
公开(公告)日：2017-08-11
申请号：CN201611245437.7
申请日：2016-12-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/418 , G11C11/419 , G11C7/10 , G11C8/16 , G11C5/06
Abstract: 本发明实施例提供一种半导体存储器装置。存储器单元阵列以行和列布置，且包括第一子阵列和第二子阵列。第一对互补位线CBL沿着列从所述阵列的第一侧延伸，且终止于所述第一与第二子阵列之间。第二对CBL从所述阵列的所述第一侧沿着所述列延伸到所述阵列的第二侧。所述第二对CBL中的CBL在所述第一与第二子阵列之间具有阶梯式轮廓。第三对CBL和第四对CBL沿着所述列延伸。所述第一和第三对CBL电耦合到所述第一子阵列中的存储器单元，且所述第二和第四对CBL电耦合到所述第二子阵列中的存储器单元。
-
公开(公告)号：CN107017873A
公开(公告)日：2017-08-04
申请号：CN201611187515.2
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175 , G11C11/419
CPC classification number: G11C7/02 , G11C8/16 , G11C11/412 , G11C11/418 , G11C11/419 , H01L27/1104 , H03K19/017509
Abstract: 根据本发明的一些实施例，提供了一种电路结构。电路结构包括第一晶体管、第二晶体管、存储节点和字线。两个晶体管中的每一个均包括栅极、源极和漏极。存储节点连接至第一晶体管的栅极。字线连接至第二晶体管的栅极。第一晶体管和所述第二晶体管串联连接。第一和第二阈值电压分别与第一和第二晶体管相关联，并且第一阈值电压低于第二阈值电压。
-
公开(公告)号：CN104282324B
公开(公告)日：2017-05-10
申请号：CN201410281766.1
申请日：2014-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/06
CPC classification number: G11C7/065 , G11C11/419 , H01L21/20 , H01L21/2003 , H01L21/28008 , H01L21/823431 , H01L21/823475 , H01L23/528 , H01L23/552 , H01L27/0207 , H01L27/0296 , H01L27/0886 , H01L27/0924 , H01L27/1104 , H01L29/0649
Abstract: 本发明提供了用于FinFET技术的感测放大器布局。感测放大器(SA)包括具有定义氧化(OD)区的半导体衬底、SA感测器件对、SA使能器件和用于携带感测放大器使能(SAE)信号的SAE信号线。该SA感测器件对具有与SA使能器件相等的多晶硅栅长度Lg，并且它们都共享相同的OD区。当激活时，SAE信号使SA使能器件导通以使SA感测器件对中的一个进行放电，以用于从感测放大器感测数据。
-
公开(公告)号：CN106024051A
公开(公告)日：2016-10-12
申请号：CN201510731978.X
申请日：2015-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C8/08
CPC classification number: G11C8/08 , G11C11/418
Abstract: 本发明公开了一种包括存储器单元、字线、选择单元和自升压驱动器的电子器件。将存储器单元配置为存储数据。字线连接至存储器单元。选择单元设置在字线的第一端处，并且被配置为传输选择信号，以根据读命令和写命令中的一个来激活字线。自升压驱动器设置在字线的第二端处，并且被配置为根据字线的电压电平和控制信号来对字线的电压电平进行上拉。本发明还提供了一种驱动该电子器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
163
records
(took 0.043 seconds)
