-
公开(公告)号：CN113314163B
公开(公告)日：2024-04-05
申请号：CN202110215393.8
申请日：2021-02-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 电荷共享方案用于减轻单元电流的变化，以便为CIM计算获得更高的精度。在一些实施例中，电容器与每个SRAM单元相关联，并且与列中的所有SRAM单元相关联的电容器包括来平均化RBL电流。在一些实施例中，与CIM器件中的RBL相关联的存储器单元包括：存储元件，适于存储权重；第一开关器件，连接至存储元件并适于受输入信号控制，并生成具有指示输入信号与所存储权重的乘积的幅度。存储器单元还包括电容器，电容器适于接收乘积信号并存储与对应于乘积信号的幅度的电荷量。存储器单元还包括第二开关器件，第二开关器件适于将电容器上的电荷转移至RBL。本发明的实施例还涉及存储器器件、计算器件以及计算方法。
-
公开(公告)号：CN113536727B
公开(公告)日：2024-02-23
申请号：CN202110720262.5
申请日：2021-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , H01L27/02 , G06F111/04
Abstract: 公开了一种存储器器件，包括：有源区；栅电极，相对于四个对应轨迹线基本对准，使得存储器器件具有四个接触多晶硅间距(4CPP)的宽度，并电耦合至有源区；接触件到晶体管元件结构(MD结构)，电耦合至有源区，并散布在栅电极中的对应栅电极之间；通孔到栅极/MD(VGD)结构，电耦合至栅电极和MD结构；导电部，在第一金属化层(M_1st层)中，并电耦合至VGD结构；掩埋接触件到晶体管元件结构(BVD结构)，电耦合至有源区；以及掩埋导电部，在第一掩埋金属化层(BM_1st层)中，并电耦合至BVD结构，并对应地提供第一参考电压或第二参考电压。本发明的实施例还涉及制造半导体器件的方法。
-
公开(公告)号：CN113190071B
公开(公告)日：2022-10-18
申请号：CN202110126509.0
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明公开了一种用于调节电源电压的集成电路。在一个方面，集成电路包括金属轨，金属轨，包括连接第一功能电路的第一点和连接第二功能电路的第二点。在一个方面，集成电路包括耦合在金属轨的第一点和金属轨的第二点之间的电压调节器。在一个方面，电压调节器感测金属轨的第二点处的电压，根据在金属轨的第二点处感测的电压，调节金属轨的第一点处的电源电压。本发明的实施例还涉及一种调节电源电压的方法。
-
公开(公告)号：CN113488087A
公开(公告)日：2021-10-08
申请号：CN202110266673.1
申请日：2021-03-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器件，包括第一程序线和第二程序线。第一程序线的第一部分形成在第一导电层中，并且第一程序线的第二部分形成在第一导电层上方的第二导电层中。第二程序线的第一部分形成在第一导电层中。第二程序线的第二部分形成在第二导电层中。第二程序线的第三部分形成在第二导电层上方的第三导电层中。第一程序线的第一部分和第二部分彼此大小不同，并且第二程序线的第一部分、第二部分和第三部分彼此大小不同。
-
公开(公告)号：CN109215702B
公开(公告)日：2021-08-24
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
Patent Agency Ranking
公开(公告)号：CN113284526A
公开(公告)日：2021-08-20
申请号：CN202110129581.9
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C5/14 , G11C11/413
Abstract: 本发明的实施例公开了一种电子器件及其操作方法，该电子器件包括用于第一电源域的第一电源轨和用于第二电源域的第二电源轨。第一电路块连接到第一电源轨，第二电路块连接到第二电源轨。第一电路块和第二电路块均连接至虚拟VSS端子。脚部电路连接在虚拟VSS端子与地端子之间，并且该脚部电路配置为选择性地控制虚拟VSS端子与地端子之间的连接。
-
公开(公告)号：CN110660443B
公开(公告)日：2021-08-17
申请号：CN201910573698.9
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C16/34
Abstract: 公开了读辅助电路，读辅助电路包括分压器电路和多个写入线驱动器电路。分压器电路配置为将电源电压分压并且在所述分压器电路的输出处的源极写入线电压提供给多个写入线驱动器电路。每个写入线驱动器电路配置为接收源极写入线电压，并根据控制每个写入线驱动器电路的相应的独立使能信号选择性地将源极写入线电压应用于相应的写入线。本发明实施例还涉及一种存储器系统以及一种在读取操作期间将读辅助提供给多个存储器单元的方法。
-
公开(公告)号：CN113257295A
公开(公告)日：2021-08-13
申请号：CN202110178972.X
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供用于存储器电路的系统和方法，该存储器电路包括响应于位线信号线和位线条信号线且被配置为存储数据位的位单元。预充电电路被配置为在读取操作之前对位线和位线条信号线之一进行充电，其中预充电电路包括第一预充电组件和第二预充电组件，第一和第二预充电组件可单独控制以对位线和位线条信号线充电。本发明的实施例还涉及存储器电路及控制多级预充电电路的方法。
-
公开(公告)号：CN112599164A
公开(公告)日：2021-04-02
申请号：CN202011046157.X
申请日：2020-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41 , G11C11/412 , G11C11/417 , G11C11/419
Abstract: 静态随机存取存储器(SRAM)单元包括四接触式多晶硅节距(4Cpp)鳍式场效应晶体管(FinFET)架构，架构包括第一位单元和第二位单元。SRAM单元包括第一位线和第一互补位线，其中第一位线和第一互补位线被SRAM单元的第一位单元和第二位单元共享。SRAM单元包括连接至第一位单元的第一字线和连接至第二位单元的第二字线。本发明的实施例还涉及存储器阵列、静态随机存取存储器单元及其方法。
-
公开(公告)号：CN109308925B
公开(公告)日：2020-12-01
申请号：CN201810050448.2
申请日：2018-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
Abstract: 本发明描述了写入辅助电路和存储器装置的实施例。写入辅助电路可以包括控制电路和电压发生器。控制电路可以被配置为接收与用于存储器单元的存储器写入操作相关联的存储器地址信息。电压发生器可以被配置为向连接至存储器单元的一根或多根位线提供参考电压。电压发生器可以包括两个电容性元件，其中，在存储器写入操作期间，(i)电容性元件中的一个可以被配置为将参考电压连接至第一负电压，以及(ii)基于存储器地址信息，两个电容性元件可以被配置为将参考电压累积地连接至低于第一负电压的第二负电压。本发明的实施例还提供了用于存储器写入操作的方法。
-
-
-
-
-
-
-
-
-
Search Results
163
records
(took 0.05 seconds)
