-
公开(公告)号：CN103700677A
公开(公告)日：2014-04-02
申请号：CN201310031116.7
申请日：2013-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14698 , H01L27/1464 , H01L27/14685
Abstract: 在衬底的正面中形成光电检测器。从衬底的背面减薄衬底。将多种掺杂剂从背面引入减薄衬底中。对减薄衬底中的多种掺杂剂进行退火。在减薄衬底的背面上方沉积抗反射层。在抗反射层上方形成微透镜。在上述步骤的至少一个步骤之后，实施至少一次紫外线(UV)辐射处理。本发明还提供了图像装置及其形成方法。
-
公开(公告)号：CN103489884A
公开(公告)日：2014-01-01
申请号：CN201310175434.0
申请日：2013-05-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L21/8238
CPC classification number: H01L31/02164 , H01L27/14623 , H01L27/14632 , H01L27/1464 , H01L27/14643 , H01L27/14687 , H01L27/148 , H01L51/4273
Abstract: 一种包含半导体衬底的图像传感器器件，该半导体衬底包括阵列区和暗电平校正区。该阵列区包含多个辐射感应像素。该暗电平校正区包含一个或多个参考像素。该衬底具有正面和背面。该图像传感器器件包括在衬底背面上形成的第一压缩应变层。该第一压缩应变层包含氧化硅，且带有负电荷。该第二压缩应变层包含氮化硅，且带有负电荷。在暗电平校正区的至少一部分上方形成金属屏蔽件。图像传感器器件包括在金属屏蔽件上和在第二压缩应变层上形成的第三压缩应变层。该第三压缩应变层包含氧化硅。通过该第三压缩应变层保护金属屏蔽件的侧壁。本发明提供具有压缩层的图像传感器。
-
公开(公告)号：CN103247641A
公开(公告)日：2013-08-14
申请号：CN201210193471.X
申请日：2012-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L21/268
CPC classification number: H01L21/268 , G01B11/14 , H01L27/1464 , H01L27/14643 , H01L27/14689
Abstract: 用于减少条纹图案的方法包括从经过激光退火的背照式图像传感器晶圆的背面接收散射光信号；基于该散射光信号生成背面图像；确定经过激光退火的背照式图像传感器晶圆的传感器阵列的边缘和相邻的激光束边界之间的距离；以及如果该距离小于预定值，重新校准激光束。本发明还提供用于减少条纹图案的装置。
-
公开(公告)号：CN101980355A
公开(公告)日：2011-02-23
申请号：CN201010171478.2
申请日：2010-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L27/115
CPC classification number: H01L29/788 , H01L21/28273 , H01L27/11521 , H01L29/42324 , H01L29/513 , H01L29/7881
Abstract: 本发明揭示一种非易失性(non-volatile)存储装置及其制造方法。在一实施例中，一种半导体装置的制造方法包括在一半导体基底上方形成一氧化层以及对氧化层进行一第一氮化工艺步骤，以形成一第一富含氮区。第一富含氮区邻近于氧化层与半导体基底之间的一界面。在进行第一氮化工艺步骤之后，对氧化层进行一第二氮化工艺步骤，以形成一第二富含氮区。在氧化层上方形成一第一栅极电极，其中第二富含氮区邻近于氧化层与第一栅极电极之间的一界面。本发明可在不缩短产品寿命情形下增加电荷保持能力。
-
公开(公告)号：CN101752303A
公开(公告)日：2010-06-23
申请号：CN200910136625.X
申请日：2009-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L21/027 , H01L21/311 , H01L21/306
CPC classification number: H01L21/0337
Abstract: 本发明公开了一种在小间距器件制造中减少分层的方法。一种形成集成电路结构的方法，包括：提供衬底；在所述衬底上形成第一硬掩膜层；在所述第一硬掩膜层上形成第二硬掩膜层；构图所述第二硬掩膜层以形成硬掩膜；以及，在构图第二硬掩膜层之后，烘焙所述衬底、所述第一硬掩膜层和所述硬掩膜。在所述烘焙步骤之后，形成间隔层，它包括在所述硬掩膜顶部上的第一部分，和在所述硬掩膜的相对的侧壁上的第二部分和第三部分。所述方法还包括移除所述间隔层的所述第一部分；移除所述硬掩膜；以及使用所述间隔层的所述第二部分和所述第三部分作为掩膜来构图所述第一硬掩膜层。
-
Patent Agency Ranking
公开(公告)号：CN113206108A
公开(公告)日：2021-08-03
申请号：CN202011228572.7
申请日：2020-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L21/762 , H01L21/84
Abstract: 一种绝缘体上半导体(SOI)衬底包括：处理衬底；电荷捕获层，位于处理衬底之上且包含经氮掺杂的多晶硅；绝缘层，位于电荷捕获层之上；以及半导体材料层，位于绝缘层之上。在用于形成SOI衬底的退火工艺期间以及用于在半导体材料层上形成半导体器件的后续高温工艺期间，电荷捕获层中的氮原子会抑制晶粒生长。晶粒生长的减慢会减少SOI衬底的变形，且在制作半导体器件期间有利于光刻图案的重叠。电荷捕获层会抑制寄生表面传导层的形成，且在高频率操作(例如在千兆赫的范围内操作)期间会减少半导体器件与处理衬底的电容性耦合。
-
公开(公告)号：CN109727907B
公开(公告)日：2021-07-27
申请号：CN201811278765.6
申请日：2018-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本发明实施例涉及绝缘体上硅衬底、半导体装置及其制造方法。一种绝缘体上硅SOI衬底，其包含半导体衬底及多层多晶硅结构。所述多层多晶硅结构放置于所述半导体衬底上方。所述多层多晶硅结构包含：多个多晶硅层，其彼此堆叠；及原生氧化物层，其在多晶硅层的各相邻对之间。
-
公开(公告)号：CN112447523A
公开(公告)日：2021-03-05
申请号：CN202010522197.0
申请日：2020-06-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴政达
IPC: H01L21/336 , H01L29/78
Abstract: 本公开的各种实施例涉及一种形成集成电路(IC)的方法。所述方法包括：在衬底之上形成堆叠的栅极电极及栅极电介质。在衬底及栅极电极之上沉积侧壁间隔件层，其中侧壁间隔件层对栅极电极的侧壁进行衬垫。对侧壁间隔件层实行回蚀以在栅极电极的侧壁上形成侧壁间隔件。回蚀是使用包含氟化氢的刻蚀剂以小于约8埃每分钟的刻蚀速率实行。此外，在侧壁间隔件及栅极电极就位的情况下对衬底进行掺杂，以分别在栅极电极的相对侧上形成一对源极/漏极区。
-
公开(公告)号：CN111261576A
公开(公告)日：2020-06-09
申请号：CN201911205419.X
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本申请的各个实施例涉及一种形成具有杂质竞争层的绝缘体上硅(SOI)器件的方法以及SOI结构，以在退火工艺期间吸收潜在的污染物金属颗粒。在一些实施例中，在伪衬底上形成杂质竞争层。在支撑衬底上方形成绝缘层。将伪晶圆的前侧接合到绝缘层。执行退火工艺，其中杂质竞争层从伪衬底的上部吸收金属。然后，去除包括杂质竞争层的伪衬底的主要部分，在绝缘层上留下伪衬底的器件层。本发明的实施例还涉及形成绝缘体上硅结构的方法。
-
公开(公告)号：CN109727907A
公开(公告)日：2019-05-07
申请号：CN201811278765.6
申请日：2018-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本发明实施例涉及绝缘体上硅衬底、半导体装置及其制造方法。一种绝缘体上硅SOI衬底，其包含半导体衬底及多层多晶硅结构。所述多层多晶硅结构放置于所述半导体衬底上方。所述多层多晶硅结构包含：多个多晶硅层，其彼此堆叠；及原生氧化物层，其在多晶硅层的各相邻对之间。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.032 seconds)
