-
公开(公告)号：CN107665855A
公开(公告)日：2018-02-06
申请号：CN201710610070.2
申请日：2017-07-25
Applicant: 三星电子株式会社
IPC: H01L21/764 , H01L21/768
CPC classification number: H01L21/76883 , H01L21/76802 , H01L21/7682 , H01L21/76829 , H01L23/528 , H01L21/764
Abstract: 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法包括：在衬底上形成第一绝缘夹层；图案化第一绝缘夹层以形成多个第一开口；在被图案化的第一绝缘夹层中的第一开口内形成牺牲图案；图案化牺牲图案和被图案化的第一绝缘夹层以在牺牲图案和被图案化的第一绝缘夹层中形成多个第二开口；形成多个金属线，金属线在各自的第二开口中；去除牺牲图案的剩余部分中的至少一些以在金属线中的至少一些之间形成空隙；以及在金属线的顶表面、被图案化的第一绝缘夹层的顶表面、以及金属线的和被图案化的第一绝缘夹层的暴露的侧表面上共形地形成衬垫层。
-
公开(公告)号：CN107026148A
公开(公告)日：2017-08-08
申请号：CN201611165928.0
申请日：2016-12-16
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 一种半导体器件可以包括：基板；第一中间绝缘层，在基板上并具有开口；导电图案，设置在开口中；第一至第四绝缘图案，堆叠在设置有导电图案的基板上；和第二中间绝缘层，设置在第四绝缘图案上。
-
公开(公告)号：CN101567382A
公开(公告)日：2009-10-28
申请号：CN200910135403.6
申请日：2009-04-23
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L21/28 , H01L21/336
CPC classification number: H01L29/42324 , H01L21/28273 , H01L21/28282 , H01L27/10873 , H01L29/4941 , H01L29/517
Abstract: 本发明公开一种栅结构及栅结构的形成方法。该栅结构包括在衬底上的绝缘层，在绝缘层上的第一导电层图案，在第一导电层图案上的金属欧姆层图案，在金属欧姆层图案上的防扩散层图案，在防扩散层图案上的非晶层图案，和在非晶层图案上的第二导电层图案。该栅结构可具有低的薄层电阻和期望的热稳定性。
-
公开(公告)号：CN112242377B
公开(公告)日：2024-06-18
申请号：CN202010684555.8
申请日：2020-07-16
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528 , H10N97/00
Abstract: 一种半导体器件包括：第一层间绝缘膜；在第一层间绝缘膜中的导电图案；在导电图案上的电阻图案；上蚀刻停止膜，与电阻图案间隔开，平行于电阻图案的顶表面延伸，并且包括第一金属；下蚀刻停止膜，在导电图案上，平行于第一层间绝缘膜的顶表面延伸，并且包括第二金属；以及在上蚀刻停止膜和下蚀刻停止膜上的第二层间绝缘膜，其中从第二层间绝缘膜的顶表面到上蚀刻停止膜的顶表面的距离小于从第二层间绝缘膜的顶表面到下蚀刻停止膜的顶表面的距离。
-
公开(公告)号：CN116913965A
公开(公告)日：2023-10-20
申请号：CN202310362129.6
申请日：2023-04-06
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 提供了具有改善的性能和可靠性的半导体器件和用于形成其的方法。半导体器件包括在第一方向上延伸的有源图案、在有源图案上在第一方向上彼此间隔开的栅极结构、在有源图案上的源极/漏极图案、在源极/漏极图案上的源极/漏极接触、以及沿着源极/漏极接触的侧壁延伸的接触衬垫。接触衬垫的第一点处的接触衬垫的碳浓度不同于接触衬垫的第二点处的接触衬垫的碳浓度，第一点在距有源图案的上表面的第一高度处，第二点在距有源图案的上表面的第二高度处，第一高度小于第二高度。
-
Patent Agency Ranking
公开(公告)号：CN109390273B
公开(公告)日：2023-09-22
申请号：CN201810869383.4
申请日：2018-08-02
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 提供了一种半导体器件。该半导体器件包括：衬底，包括下布线；蚀刻停止层，在衬底上；层间绝缘层，在蚀刻停止层上；上布线，设置在层间绝缘层中并与下布线分开；以及通路，形成在层间绝缘层和蚀刻停止层中并将下布线与上布线连接，其中通路包括在蚀刻停止层中的第一部分和在层间绝缘层中的第二部分，以及其中通路的第一部分的侧壁包括阶梯构造。
-
公开(公告)号：CN115692375A
公开(公告)日：2023-02-03
申请号：CN202210865237.0
申请日：2022-07-21
Applicant: 三星电子株式会社
IPC: H01L23/532 , H01L23/528 , H01L23/48 , H01L21/768
Abstract: 公开了一种半导体装置。该半导体装置包括：基底，具有有源区；第一绝缘层，在基底上；第二绝缘层，在第一绝缘层上；蚀刻停止层，在第一绝缘层与第二绝缘层之间；过孔触点，在第一绝缘层中，并且电连接到有源区；互连电极，在第二绝缘层中，并且电连接到过孔触点；导电阻挡层，在互连电极的侧表面和下表面上，并且具有延伸到过孔触点的侧表面的部分区域的延伸部；以及侧绝缘层，在导电阻挡层的延伸部下方在过孔触点的侧区域上，侧绝缘层包括与蚀刻停止层的材料相同的材料。
-
公开(公告)号：CN114664825A
公开(公告)日：2022-06-24
申请号：CN202111457413.9
申请日：2021-12-02
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件包括：设置在衬底上的第一有源图案；填充限定第一有源图案的沟槽的器件隔离层；设置在第一有源图案上的第一沟道图案和第一源极/漏极图案，其中第一沟道图案包括被堆叠并彼此间隔开的半导体图案；延伸并跨越第一沟道图案的栅电极；设置在第一沟道图案和栅电极之间的栅极电介质层；以及设置在器件隔离层和第一有源图案的第一侧壁之间的第一钝化图案。第一钝化图案包括从器件隔离层向上突出的上部和掩埋在器件隔离层中的下部。栅极电介质层覆盖第一钝化图案的上部。
-
公开(公告)号：CN110120381A
公开(公告)日：2019-08-13
申请号：CN201810895555.5
申请日：2018-08-08
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L21/768
Abstract: 一种半导体器件包括设置在衬底上的下绝缘层。导电图案形成在下绝缘层中。中间绝缘层设置在下绝缘层和导电图案上。通路控制区域形成在中间绝缘层中。上绝缘层设置在中间绝缘层和通路控制区域上。通路插塞形成为穿过通路控制区域并连接到导电图案。通路控制区域具有比中间绝缘层低的蚀刻速率。
-
公开(公告)号：CN109390273A
公开(公告)日：2019-02-26
申请号：CN201810869383.4
申请日：2018-08-02
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 提供了一种半导体器件。该半导体器件包括：衬底，包括下布线；蚀刻停止层，在衬底上；层间绝缘层，在蚀刻停止层上；上布线，设置在层间绝缘层中并与下布线分开；以及通路，形成在层间绝缘层和蚀刻停止层中并将下布线与上布线连接，其中通路包括在蚀刻停止层中的第一部分和在层间绝缘层中的第二部分，以及其中通路的第一部分的侧壁包括阶梯构造。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.049 seconds)
