公开(公告)号：CN102280470A

公开(公告)日：2011-12-14

申请号：CN201110159141.4

申请日：2011-06-01

Applicant: 富士电机株式会社

Inventor： 福田恭平 ,  望月英司 ,  泽野光利 ,  须泽孝昭

IPC: H01L29/06 ,  H01L29/41 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/761 ,  H01L21/6836 ,  H01L21/76898 ,  H01L21/78 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/32 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0834 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/7395 ,  H01L2221/68327 ,  H01L2224/04026 ,  H01L2224/05008 ,  H01L2224/05012 ,  H01L2224/05124 ,  H01L2224/05548 ,  H01L2224/05562 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/26145 ,  H01L2224/29023 ,  H01L2224/29024 ,  H01L2224/291 ,  H01L2224/32227 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01327 ,  H01L2924/10156 ,  H01L2924/10158 ,  H01L2924/12042 ,  H01L2924/15747 ,  H01L2924/351 ,  H01L2924/3651 ,  H01L2924/3656 ,  H01L2924/014 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种能够防止半导体芯片的破裂和碎裂并提高器件特性的半导体器件和半导体器件制造方法。在半导体芯片的元件端部的侧面设置分离层。而且，在半导体芯片的元件端部，通过凹部形成帽檐部。集电层设置在半导体芯片的背面上，延伸到凹部的侧壁和底面，并与分离层连接。在集电层的整个表面上设置集电电极。凹部的侧壁上的集电电极成为，最外层电极膜的厚度为0.05μm或更小。设置在半导体芯片的背面上的集电电极经由焊料层接合于绝缘衬底上。将焊料层设置成覆盖设置在半导体芯片的背面的平坦部上的集电电极。

公开(公告)号：CN1449005A

公开(公告)日：2003-10-15

申请号：CN03107634.3

申请日：2003-03-20

Applicant: 富士电机株式会社

Inventor： 两角朗 ,  宫坂忠志 ,  山田克己 ,  望月英司

IPC: H01L21/50 ,  H01L21/60 ,  H05K3/34

CPC classification number: H01L24/83 ,  B23K1/0016 ,  B23K1/008 ,  B23K1/206 ,  H01L24/32 ,  H01L24/75 ,  H01L2224/29111 ,  H01L2224/32145 ,  H01L2224/83101 ,  H01L2224/8319 ,  H01L2224/8385 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/15787 ,  H01L2924/1579 ,  H01L2924/3025 ,  H05K1/0306 ,  H05K3/0058 ,  H05K3/341 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 为了获得在软焊连接层中无空隙的半导体器件，在短时间内实施软焊过程而焊接一层叠物，提供一种制造半导体器件的方法。其中，该层叠物包括一金属底板，一软焊料片，一绝缘体基底，一软焊料片，和一硅芯片。将该层叠物放置在一减压炉内，在炉内抽真空之后，炉内达到正压下的氢气气氛，以还原层叠物各个部件的表面，在加热和熔化软焊料之后，炉内达到真空气氛，以除去软焊料中的空隙，且炉内达到正压下的氢气气氛，以阻止隧道形孔通过空隙的流动形成在软焊料中，由此，获得一均匀的软焊角焊缝形。此后，快速冷却层叠物使软焊料结构变得更细密，由此，提高用作焊接绝缘体基底和金属底板的软焊料的蠕变速率，以快速将金属底板的翘曲恢复到原始的状态。

公开(公告)号：CN119301761A

公开(公告)日：2025-01-10

申请号：CN202380042617.7

申请日：2023-12-28

Applicant: 富士电机株式会社

Inventor： 山内浩平 ,  望月英司 ,  西泽龙男 ,  岩田英树 ,  西村芳孝 ,  鹢头政和 ,  木口龙雅

IPC: H01L25/07 ,  H01L25/18 ,  H01L23/29 ,  H01L23/40 ,  H02M7/48

Abstract: 本发明提供一种半导体器件和具备半导体器件的半导体模块，该半导体器件在一个面设置有第一主电极板、第二主电极板和控制电极板，且具有第一主电极与第一主电极板连接、第二主电极与第二主电极板连接、控制电极与控制电极板连接的开关元件。

公开(公告)号：CN106898600B

公开(公告)日：2021-09-14

申请号：CN201610926034.2

申请日：2016-10-24

Applicant: 富士电机株式会社

Inventor： 堀元人 ,  池田良成 ,  仲村秀世 ,  望月英司 ,  西泽龙男

IPC: H01L25/07 ,  H01L23/52

Abstract: 本发明能够容易地将多个半导体模块彼此加以连接。半导体模块(100)具备：具有螺母收容部(131～133)的封装树脂(130)和配置于螺母收容部(131～133)中的螺母(143)，其中，主端子(125～127)从封装树脂(130)突出，绝缘电路板、半导体元件以及配线电路板被封装在封装树脂(130)中。进而，上述半导体模块(100)具有汇流条端子(140)，该汇流条端子140与从封装树脂130突出的主端子125～127电连接，并具有与螺母143相对的插入孔142。由此，仅通过利用连接汇流条将半导体模块(100)的汇流条端子(140)加以连接，便可容易地将两个半导体模块(100)进行连接。

公开(公告)号：CN113224015A

公开(公告)日：2021-08-06

申请号：CN202110012538.4

申请日：2021-01-06

Applicant: 富士电机株式会社

Inventor： 加藤辽一 ,  池田良成 ,  西泽龙男 ,  堀元人 ,  望月英司

IPC: H01L23/367 ,  H01L23/473 ,  H01L29/417 ,  H01L29/739 ,  H01L21/48 ,  H01L21/60

Abstract: 本发明提供半导体模块和半导体模块的制造方法。降低热阻并且降低电感。半导体模块(1)包括：层叠基板(2)，其是在绝缘板(20)的上表面配置有电路图案(22)并在绝缘板的下表面配置有散热板(21)而成的；半导体元件(3)，其在上表面配置有集电极(30)，在下表面配置有发射极电极(32)和栅电极(31)，发射极电极和栅电极经由凸块(B)与电路图案的上表面接合；以及块电极(4)，其与集电极接合。块电极具有：平板部(44)，其覆盖半导体元件的上方；以及一对突出部(45)，其自平板部的两端朝向电路图案突出地与电路图案接合。

公开(公告)号：CN105981168B

公开(公告)日：2018-10-16

申请号：CN201580008212.7

申请日：2015-07-27

Applicant: 富士电机株式会社

Inventor： 崛元人 ,  高桥良和 ,  望月英司 ,  西村芳孝 ,  池田良成

IPC: H01L25/07 ,  H01L23/473 ,  H01L25/18

Abstract: 功率半导体模块具备冷却器、在冷却器上并列固定的多个功率半导体单元、以及将功率半导体单元电连接的母线单元。功率半导体单元具备依次层叠了电路板、绝缘板以及金属板而成的层叠基板；固定于电路板的半导体元件；具有印刷电路基板和多个导电柱的布线部件；与电路板电连接且机械连接的外部端子；以及绝缘性的密封材料。母线单元具备将各功率半导体单元的外部端子相互连接的多个母线。

公开(公告)号：CN102280470B

公开(公告)日：2016-02-24

申请号：CN201110159141.4

申请日：2011-06-01

Applicant: 富士电机株式会社

Inventor： 福田恭平 ,  望月英司 ,  泽野光利 ,  须泽孝昭

IPC: H01L29/06 ,  H01L29/41 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/761 ,  H01L21/6836 ,  H01L21/76898 ,  H01L21/78 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/32 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0834 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/7395 ,  H01L2221/68327 ,  H01L2224/04026 ,  H01L2224/05008 ,  H01L2224/05012 ,  H01L2224/05124 ,  H01L2224/05548 ,  H01L2224/05562 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/26145 ,  H01L2224/29023 ,  H01L2224/29024 ,  H01L2224/291 ,  H01L2224/32227 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01327 ,  H01L2924/10156 ,  H01L2924/10158 ,  H01L2924/12042 ,  H01L2924/15747 ,  H01L2924/351 ,  H01L2924/3651 ,  H01L2924/3656 ,  H01L2924/014 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种能够防止半导体芯片的破裂和碎裂并提高器件特性的半导体器件和半导体器件制造方法。在半导体芯片的元件端部的侧面设置分离层。而且，在半导体芯片的元件端部，通过凹部形成帽檐部。集电层设置在半导体芯片的背面上，延伸到凹部的侧壁和底面，并与分离层连接。在集电层的整个表面上设置集电电极。凹部的侧壁上的集电电极成为，最外层电极膜的厚度为0.05μm或更小。设置在半导体芯片的背面上的集电电极经由焊料层接合于绝缘衬底上。将焊料层设置成覆盖设置在半导体芯片的背面的平坦部上的集电电极。

公开(公告)号：CN104218032A

公开(公告)日：2014-12-17

申请号：CN201410232963.4

申请日：2014-05-29

Applicant: 富士电机株式会社

Inventor： 多田慎司 ,  望月英司 ,  仲村秀世 ,  堀尾真史

IPC: H01L25/07 ,  H01R4/02

CPC classification number: H05K1/117 ,  H01L24/01 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H05K1/0263 ,  H05K1/181 ,  H05K3/328 ,  H05K2201/10166 ,  H05K2201/10272 ,  H05K2201/10303 ,  H01L2924/00

Abstract: 本发明提供了一种半导体装置，通过由具有功率半导体芯片等的多个半导体模块构成的半导体装置，从而作为半导体装置整体能够实现容许电流的大容量化，并且，通过在该半导体装置中以最优的方式进行接合来实施多个半导体模块的端子之间的连接。所述半导体装置包括：半导体模块10，外部连接端子从外壳突出；总线3A、3B、3C，将并列排列的多个所述半导体模块10的特定的外部连接端子16、17、18连结而进行电连接；以及半导体模块用外壳2，覆盖并固定通过所述总线3A、3B、3C而连结的多个所述半导体模块10，其中，总线3A、3B、3C和半导体模块的外部连接端子16、17、18通过激光焊接而接合。

公开(公告)号：CN101335263B

公开(公告)日：2012-07-04

申请号：CN200810096583.7

申请日：2008-05-16

Applicant: 富士电机株式会社

Inventor： 堀尾真史 ,  西泽龙男 ,  望月英司 ,  丸山力宏

IPC: H01L25/00 ,  H01L23/498 ,  H01L23/31 ,  H01L23/29 ,  H01L21/50 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L25/072 ,  H01L23/3121 ,  H01L2224/32225 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/3511 ,  H01L2924/00

Abstract: 本发明提供一种半导体模块和半导体模块的制造方法，能够提高半导体模块的冷却效果。在绝缘板(10)的下表面上接合金属箔(11)，在绝缘板(10)的上表面上接合金属箔(12)，在金属箔(12)的上表面上接合半导体元件(14、15)。在金属箔(11)的下表面的上侧，以树脂盒(20)包围金属箔(11)、绝缘板(10)、金属箔(12)和半导体元件(14、15)，在树脂盒(20)的内表面与金属箔(11)的外周端面、以及绝缘板(10)、金属箔(12)和半导体元件(14、15)的各自的外表面的一部分之间填充有环氧树脂(30)。而且，由金属箔(11)的下表面和从树脂盒(20)露出的环氧树脂(30)形成能够与冷却体(40)紧贴的平坦面。

公开(公告)号：CN202662593U

公开(公告)日：2013-01-09

申请号：CN201120282649.9

申请日：2011-08-01

Applicant: 富士电机株式会社

Inventor： 小山正晃 ,  望月英司 ,  小林孝 ,  小林英登

IPC: H01L23/485 ,  H01L25/07

CPC classification number: H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本实用新型提供一种半导体器件，能够有效地制造多种高品质的半导体器件。半导体器件(1)具有散热部件(10)；包含形成在散热部件(10)上的电路图案(21)和包含树脂的绝缘层(22)的布线层(20)；包含安装在布线层(20)上的电子元件和对其进行封装的封装树脂的半导体元件(30、40)。不需要半导体元件(30、40)安装后的封装工序。此外，通过变更形成的电路图案(21)和所使用的半导体元件(30、40)，能够有效地获得各种功能的半导体器件(1)。