-
公开(公告)号：CN103163730B
公开(公告)日：2016-03-09
申请号：CN201210102118.6
申请日：2012-04-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/2022 , G03F7/0045 , G03F7/095 , G03F7/2004 , G03F7/203 , G03F7/32 , H01L21/0274
Abstract: 描述了一种在衬底上形成图案的方法。该方法包括提供衬底，在衬底上方形成感光层，通过第一掩模使感光层暴露于第一曝光能量，通过第二掩模使感光层暴露于第二曝光能量，烘烤感光层，以及使经曝光的感光层显影。该感光层包括转变成溶于显影液的聚合物、至少一种光生酸剂(PAG)、以及至少一种光生碱剂(PBG)。暴露于第二曝光能量的层的一部分与暴露于第一曝光能量的一部分重叠。本发明提供了利用化学增幅型光刻胶组合物进行小沟槽图案化的方法。
-
公开(公告)号：CN102420215B
公开(公告)日：2015-05-13
申请号：CN201110294592.9
申请日：2011-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , H01L21/308
CPC classification number: H01L23/544 , G03F1/42 , G03F9/7076 , H01L21/0337 , H01L21/0338 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种具有多个亚分辨率元件的对准标记。每个亚分辨率元件具有小于能被对准工艺中的对准信号检测到的最小分辨率的尺寸。也提供了一种其上具有第一、第二和第三图案的半导体晶圆。第一和第二图案在第一方向上延伸，以及第三图案在垂直于第一方向的第二方向上延伸。通过在第二方向上测量的第一距离将第二图案与第一图案分离。通过在第一方向上测量的第二距离将第三图案与所第一图案分离。通过在第一方向上测量的第三距离将第三图案与第二图案分离。第一距离约等于第三距离。第二距离小于第一距离的两倍。本发明同样涉及了一种多边缘的图案化。
-
公开(公告)号：CN102074459B
公开(公告)日：2013-05-29
申请号：CN201010208793.8
申请日：2010-06-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/28026 , H01L21/28008 , H01L21/28123 , H01L21/32139 , H01L22/12 , H01L22/20 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭露一种半导体装置的制造方法。此方法包含形成至少一材料层在一基材上；进行一终端裁切(End-Cut)图案化制程以形成位于该至少一材料层之上的一终端裁切图案；转移该终端裁切图案至该至少一材料层；在上述终端裁切图案化制程之后，进行一线性裁切(Line-Cut)图案化制程以形成位于该至少一材料层之上的一线性裁切图案；以及转移该线性裁切图案至该至少一材料层。
-
公开(公告)号：CN102074459A
公开(公告)日：2011-05-25
申请号：CN201010208793.8
申请日：2010-06-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/28026 , H01L21/28008 , H01L21/28123 , H01L21/32139 , H01L22/12 , H01L22/20 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭露一种半导体装置的制造方法。此方法包含形成至少一材料层在一基材上；进行一终端裁切(End-Cut)图案化制程以形成位于该至少一材料层之上的一终端裁切图案；转移该终端裁切图案至该至少一材料层；在上述终端裁切图案化制程之后，进行一线性裁切(Line-Cut)图案化制程以形成位于该至少一材料层之上的一线性裁切图案；以及转移该线性裁切图案至该至少一材料层。
-
公开(公告)号：CN116560175A
公开(公告)日：2023-08-08
申请号：CN202210925585.2
申请日：2022-08-03
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及EUV光掩模及其制造方法。一种用于极紫外(EUV)光刻的光掩模，该光掩模包括用于将光掩模与EUV光刻工具对准的掩模对准标记，以及设置在掩模对准标记周围的亚分辨率辅助图案。亚分辨率辅助图案的尺寸在从10nm到50nm的范围内。
-
Patent Agency Ranking
公开(公告)号：CN115346916A
公开(公告)日：2022-11-15
申请号：CN202210098928.2
申请日：2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 互连结构包括介电层和位于介电层中的金属线。该金属线具有在金属线的纵长向方向上延伸的第一直边缘和第二直边缘。该第一直边缘与该第二直边缘彼此平行。通孔位于金属线下面并与之接合。该通孔具有位于第一直边缘下面并与第一直边缘垂直对准的第三直边缘，以及连接至第三直边缘的相对端的第一弯曲边缘和第二弯曲边缘。本申请的实施例还涉及形成互连结构的方法。
-
公开(公告)号：CN114975087A
公开(公告)日：2022-08-30
申请号：CN202210066302.3
申请日：2022-01-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L29/423
Abstract: 提供一种形成半导体元件的方法。提供形成半导体元件的方法。方法包含在目标层之上涂覆光阻膜；进行微影制程以将光阻膜图案化成光阻层；对光阻层进行方向性离子轰击制程，使得光阻层中的碳原子浓度增加；使用光阻层为刻蚀遮罩，刻蚀目标层。透过此方法可以减少图案角落变圆的现象，使得修改后的光阻图案具有更为锐利的角落。
-
公开(公告)号：CN113764312A
公开(公告)日：2021-12-07
申请号：CN202111049020.4
申请日：2021-09-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67 , H01L21/3065 , H01L21/66
Abstract: 本揭露包含一种蚀刻系统及蚀刻方法，电浆蚀刻系统包含可移动的电浆源和可移动的晶圆座。可变化可移动的电浆源和可移动的晶圆座间的相对位置，以设定一角度，电浆的电浆粒子沿着此角度撞击放置在晶圆座上的晶圆。
-
公开(公告)号：CN111261582A
公开(公告)日：2020-06-09
申请号：CN201911202106.9
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种用于制造半导体元件的方法包括在绝缘层的上部表面上沉积硬遮罩层。蚀刻硬遮罩层以在硬遮罩层中形成开口。经由开口在绝缘层中形成通孔凹槽。在硬遮罩层上及在通孔凹槽中形成第一光阻层。蚀刻第一光阻层以在通孔凹槽中形成光阻插塞。蚀刻开口的两个相对侧以移除硬遮罩层的部分，并借此暴露绝缘层的上部表面的一部分。移除光阻插塞。在通孔凹槽中及在绝缘层的已暴露表面上沉积金属。图案化金属。
-
公开(公告)号：CN109786219A
公开(公告)日：2019-05-21
申请号：CN201810570106.3
申请日：2018-06-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/768
Abstract: 半导体装置的制作方法包括形成硬掩模层于基板上。多层光致抗蚀剂形成于硬掩模层上。蚀刻多层光致抗蚀剂，形成多个开口于多层光致抗蚀剂中，以露出部分硬掩模层。依角度方向性地提供离子至多层光致抗蚀剂，使离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在一实施例中，通过依角度导向的蚀刻离子，可方向性地蚀刻多层光致抗蚀剂，且蚀刻离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在另一实施例中，通过依角度导向的注入离子，可方向性地注入多层光致抗蚀剂，且注入离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.035 seconds)
