-
公开(公告)号：CN109643715A
公开(公告)日：2019-04-16
申请号：CN201780051097.0
申请日：2017-07-19
Applicant: 东京毅力科创株式会社
IPC: H01L27/11 , G11C17/14 , G11C11/34 , H01L27/088 , H01L27/10 , H01L27/105
CPC classification number: H01L27/1104 , H01L21/823807 , H01L21/823821 , H01L27/0688 , H01L27/092 , H01L27/11 , H01L27/1108 , H01L29/42392
Abstract: 一种三维(3-D)集成电路(IC)，包括具有基板表面的基板。第一半导体装置具有第一电接点并且在第一平面上形成于所述表面的第一区域中，所述第一平面基本上平行于所述基板表面半导体装置。包括第二电接点的第二半导体装置在第二平面上形成于所述表面的第二区域中，所述第二平面基本上平行于所述表面并且在基本上垂直于所述基板表面的方向上与所述第一平面垂直地间隔开。第一电极结构包括：相对的顶面和底面，所述顶面和所述底面基本上平行于所述基板表面；侧壁，所述侧壁连接所述顶面和所述底面使得所述电极结构形成三维电极空间。导电填充材料提供在所述电极空间中，并且电介质层将所述导电填充材料电分离成电连接到所述第一半导体装置的所述第一接点的第一电极和电连接到所述第二半导体装置并且与所述第一电极电绝缘的第二电极。第一电路端子从所述电极结构的所述顶面或所述底面垂直地延伸并且电连接到所述第一电极。
-
公开(公告)号：CN108701587A
公开(公告)日：2018-10-23
申请号：CN201780013847.5
申请日：2017-01-26
Applicant: 东京毅力科创株式会社
IPC: H01L21/027 , G03F7/16 , H01L21/28
CPC classification number: H01L21/02359 , C23C16/45525 , H01L21/02175 , H01L21/02186 , H01L21/02282 , H01L21/02307 , H01L21/02315 , H01L21/02334 , H01L21/0234 , H01L21/0332
Abstract: 本文的技术提供了用于沉积旋涂金属材料的方法以创建在沉积物中没有空隙的金属硬掩模(MHM)结构。这包括有效旋涂沉积TiOx、ZrOx、SnOx、HFOx、TaOx等。这样的材料可有助于提供材料蚀刻耐性的差异以进行差异化。通过使旋涂金属硬掩模(MHM)能够与多线层一起使用，可以有效地使用基于狭缝的或自对准阻挡的策略。本文的技术包括确定填充给定浮雕图案中的特定开口的填充材料，改变开口内的表面的表面能值使得液体形式的填充材料与侧壁或底表面之间的界面的接触角值能够实现无间隙或无空隙的填充。
-
公开(公告)号：CN107430333A
公开(公告)日：2017-12-01
申请号：CN201680019819.X
申请日：2016-02-19
Applicant: 东京毅力科创株式会社
Abstract: 本文的基底图案化技术保护免于重叠对准不良。技术包括使用浮雕图案的组合，其中一个浮雕图案包括填充有特定光致抗蚀剂的开口并且这些开口的宽度不足以使得波长大于预定阈值波长的电磁辐射能够波传播。因此，大于一定波长的光化辐射不会影响这些相对小开口内的光致抗蚀剂。这些开口内填充的光致抗蚀剂可以通过部分露出的开口内的特定显影剂除去，从而有助于确保按照设计制造特征件和连接件。
-
公开(公告)号：CN107004577A
公开(公告)日：2017-08-01
申请号：CN201580067587.0
申请日：2015-09-25
Applicant: 东京毅力科创株式会社
IPC: H01L21/033
Abstract: 本文中的技术包括在用于产生硬掩模、特征、接触开口等的微加工期间用于图案化流程的间隔物处理的用途。本文中的技术包括使用侧壁间隔物以在待图案化的特征之间限定硬边界。这样的间隔物位于叠对的浮雕图案下方，使得间隔物的一部分被暴露并且保护下面的层。本文中的技术可以用于金属化，并且特别地，用于在电子装置接触部上方的第一金属层的金属化。更广泛而言，本文中的技术可以用于其中一个结构非常靠近另一个结构(例如具有次分辨率尺寸)的任何类型的关键布置。
-
公开(公告)号：CN112602193B
公开(公告)日：2024-09-06
申请号：CN201980055724.7
申请日：2019-09-03
Applicant: 东京毅力科创株式会社
IPC: H01L27/105 , H10B99/00 , H01L27/02
Abstract: 提供了一种半导体器件。该器件包括堆叠在衬底上方的多个晶体管对。该多个晶体管对中的每一对包括堆叠在彼此上方的n型晶体管和p型晶体管。该器件还包括以阶梯状构型堆叠在该衬底上方的多个栅极电极。该多个栅极电极电耦合到该多个晶体管对的栅极结构。该器件进一步包括以阶梯状构型堆叠在该衬底上方的多个源极/漏极(S/D)局部互连。该多个S/D局部互连电耦合到该多个晶体管对的源极区域和漏极区域。
-
Patent Agency Ranking
公开(公告)号：CN112368822B
公开(公告)日：2023-09-22
申请号：CN201980042746.X
申请日：2019-06-26
Applicant: 东京毅力科创株式会社
IPC: H01L21/768 , H01L21/027
Abstract: 在一种用于加工衬底的方法中，在置于第一电介质层中的多个导电结构上选择性地形成导电盖层。在该第一电介质层上选择性地形成第二电介质层。在该第二电介质层上选择性地形成第三电介质层。然后在该多个导电结构和该第三电介质层上形成第四电介质层，并且随后在该第四电介质层内形成互连结构。该互连结构包括过孔结构，该过孔结构具有：第一部分，该第一部分置于该导电盖层上，使得该第一部分的侧壁被该第三电介质层包围；以及第二部分，该第二部分设置在该第一部分和该第三电介质层上。
-
公开(公告)号：CN112585752B
公开(公告)日：2023-09-19
申请号：CN201980055054.9
申请日：2019-09-04
Applicant: 东京毅力科创株式会社
IPC: H10B10/00
Abstract: 提供了一种半导体器件。该半导体器件包括晶体管堆叠，该晶体管堆叠具有堆叠在衬底上方的多个晶体管对。该多个晶体管对中的每个晶体管对包括堆叠在彼此上方的n型晶体管和p型晶体管。该多个晶体管对具有：堆叠在该衬底上方并电耦合到该多个晶体管对的栅极结构的多个栅极电极、以及堆叠在该衬底上方并且电耦合到该多个晶体管对的源极区域和漏极区域的多个源极/漏极(S/D)局部互连。该半导体器件进一步包括在该衬底上方形成的一个或多个导电平面。该一个或多个导电平面被定位成与该晶体管堆叠相邻、跨越该晶体管堆叠的高度并且电耦合到该晶体管堆叠。
-
公开(公告)号：CN110800113B
公开(公告)日：2023-06-06
申请号：CN201880041590.9
申请日：2018-06-21
Applicant: 东京毅力科创株式会社
Inventor： 杰弗里·史密斯 , 安东·J·德维利耶 , 坎达巴拉·N·塔皮利
Abstract: 本公开的方面提供半导体器件和制造所述半导体器件的方法。所述半导体器件包括电力轨道，所述电力轨道形成于隔离沟槽中。所述电力轨道被介电质盖层覆盖，所述介电质盖层将所述电力轨道与所述介电质盖层上的导电图案结构隔离。此外，在所述介电质盖层中选择性地形成开口并且用导电材料填充所述开口以选择性地连接导电图案结构与所述电力轨道。
-
公开(公告)号：CN114902399A
公开(公告)日：2022-08-12
申请号：CN202080091142.7
申请日：2020-12-31
Applicant: 东京毅力科创株式会社
IPC: H01L21/8238 , H01L27/092 , H01L29/06 , H01L29/423 , H01L29/786 , H01L29/66
Abstract: 提供了一种制作半导体器件的方法。在衬底上方形成层的初始堆叠。初始堆叠在第一材料层与第二材料层之间交替，第二材料层具有与第一材料层不同的成分。初始堆叠被划分为第一堆叠和第二堆叠。通过使用第一材料层作为第一GAA晶体管的相应沟道区以及使用第二材料层作为第一GAA晶体管的相应替代栅极，来在第一堆叠中形成第一GAA晶体管。通过使用第二材料层作为第二GAA晶体管的相应沟道区以及使用第一材料层作为第二GAA晶体管的相应替代栅极，来在第二堆叠中形成第二GAA晶体管。第二GAA晶体管从第一GAA晶体管竖直地偏移。
-
公开(公告)号：CN109643725B
公开(公告)日：2022-07-29
申请号：CN201780052553.3
申请日：2017-08-08
Applicant: 东京毅力科创株式会社
IPC: H01L29/16 , H01L29/161
Abstract: 一种半导体器件，所述半导体器件包括衬底以及形成在所述衬底上的场效应晶体管的栅极区。所述栅极区包括具有纵向轴线的垂直堆叠的纳米线，所述纵向轴线平行于所述衬底的工作表面延伸。垂直堆叠的纳米线的给定堆叠包括垂直对准的至少两根纳米线，其中p型纳米线和n型纳米线在空间上垂直地彼此分离。所述半导体器件还包括形成在栅极区内的台阶状连接结构，所述栅极区将每根纳米线电连接到所述栅极区上方的位置。第一栅电极具有台阶状廓线并且连接到第一级纳米线。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.028 seconds)
