-
公开(公告)号：CN111261576B
公开(公告)日：2022-09-23
申请号：CN201911205419.X
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本申请的各个实施例涉及一种形成具有杂质竞争层的绝缘体上硅(SOI)器件的方法以及SOI结构，以在退火工艺期间吸收潜在的污染物金属颗粒。在一些实施例中，在伪衬底上形成杂质竞争层。在支撑衬底上方形成绝缘层。将伪晶圆的前侧接合到绝缘层。执行退火工艺，其中杂质竞争层从伪衬底的上部吸收金属。然后，去除包括杂质竞争层的伪衬底的主要部分，在绝缘层上留下伪衬底的器件层。本发明的实施例还涉及形成绝缘体上硅结构的方法。
-
公开(公告)号：CN110867460B
公开(公告)日：2022-06-24
申请号：CN201910185176.1
申请日：2019-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 在一些实施例中，提供了一种图像传感器的形成方法。该方法包括在半导体衬底中形成多个沟槽，其中，沟槽从半导体衬底的背侧延伸到半导体衬底中。在沟槽的下表面、沟槽的侧壁和半导体衬底的背侧上形成包括掺杂剂的外延层，其中，掺杂剂具有第一掺杂类型。将掺杂剂驱入半导体衬底中以沿外延层形成具有第一掺杂类型的第一掺杂区，其中，第一掺杂区将具有与第一掺杂类型相对的第二掺杂类型的第二掺杂区与沟槽的侧壁分离并且与半导体衬底的背侧分离。在半导体衬底的背侧上方形成介电层，其中，介电层填充沟槽以形成背侧深沟槽隔离结构。本发明的实施例还提供了CMOS图像传感器及其形成方法。
-
公开(公告)号：CN110828367B
公开(公告)日：2022-06-10
申请号：CN201910382802.6
申请日：2019-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 本申请的各种实施例涉及一种用于形成薄绝缘体上半导体(SOI)衬底而没有注入辐射和/或等离子体损坏的方法。在一些实施例中，在牺牲衬底上外延形成器件层，并在器件层上形成绝缘层。例如，绝缘层可形成为带负电荷或中性电荷的净电荷。牺牲衬底与操作衬底接合，从而器件层和绝缘层位于牺牲衬底和操作衬底之间。去除牺牲衬底，并循环减薄器件层，直到器件层具有目标厚度。每个减薄循环均包括氧化器件层的一部分并去除由氧化产生的氧化物。本发明的实施例还涉及用于形成薄绝缘体上半导体(SOI)衬底的方法。
-
公开(公告)号：CN107301972B
公开(公告)日：2022-02-18
申请号：CN201611225663.9
申请日：2016-12-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48 , H01L21/762
Abstract: 本发明的提供了半导体结构，其包括：包括第一表面和第二表面的半导体器件层，其中第一表面位于半导体器件层的前侧处，并且第二表面位于半导体器件层的后侧处；位于半导体器件的第二表面之上的绝缘层；以及穿过绝缘层的硅通孔(TSV)。也提供了半导体结构的制造方法。
-
公开(公告)号：CN110676151A
公开(公告)日：2020-01-10
申请号：CN201910588433.6
申请日：2019-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/762 , H01L29/04 , H01L29/06
Abstract: 本申请案的实施例涉及一种包括具有小粒度的陷阱丰富层的绝缘体上覆半导体(SOI)衬底及其形成方法。在一些实施例中，非晶硅层沉积于高电阻率衬底上。执行快速热退火RTA以使所述非晶硅层结晶为多晶硅的陷阱丰富层，其中大多数晶粒是等轴的。绝缘层形成于所述陷阱丰富层上方。装置层形成于所述绝缘层上方，且包括半导体材料。等轴晶粒小于其它晶粒(例如，柱状晶粒)。由于所述陷阱丰富层中的大多数晶粒是等轴的，所以所述陷阱丰富层具有高晶界面积及高密度的载流子陷阱。所述高密度的载流子陷阱可例如减小寄生表面传导PSC的效应。
-
Patent Agency Ranking
公开(公告)号：CN105720090B
公开(公告)日：2019-12-03
申请号：CN201510310452.4
申请日：2015-06-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种晶体管器件包括具有第一区和第二区的衬底；具有位于第一区上方的第一部分和位于第二区上方的第二部分的第一半导体材料的第一半导体层，第一部分与第二部分分隔开；位于第一半导体层的第二部分上方的第二半导体材料的第二半导体层；第一导电类型的第一晶体管，第一晶体管设置在第一区内并且具有形成在第一半导体层中的第一组源极/漏极区；以及第二导电类型的第二晶体管，第二晶体管设置在第二区内并且具有形成在第二半导体层中的第二组源极/漏极区。第二导电类型不同于第一导电类型，并且第二半导体材料不同于第一半导体材料。本发明的实施例还涉及改进的晶体管沟道。
-
公开(公告)号：CN102646596B
公开(公告)日：2015-06-10
申请号：CN201210008193.6
申请日：2012-01-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8238
Abstract: 本发明公开了一种通过使用组合外延生长减少变化的方案，其中具体公开了一种用于形成半导体结构的方法，包括：在晶圆中的半导体衬底之上形成栅极堆叠件；在半导体衬底中以及与栅极堆叠件相邻地形成凹槽；以及执行选择外延生长以在凹槽中生长半导体材料，从而形成外延区域。执行选择外延生长的步骤包括：利用在第一生长阶段中使用的工艺气体的第一E/G比率执行第一生长阶段；以及利用不同于第一E/G比率的、在第二生长阶段中使用的工艺气体的第二E/G比率执行第二生长阶段。
-
公开(公告)号：CN104347758A
公开(公告)日：2015-02-11
申请号：CN201410314942.7
申请日：2014-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L31/18 , H01L31/0352 , H01L27/146
CPC classification number: H01L31/035254 , H01L27/14638 , H01L27/1464 , H01L27/14687 , H01L31/0232 , H01L31/02327 , H01L31/028 , H01L31/035218 , H01L31/105 , H01L31/109 , H01L31/18 , H01L31/1892 , Y02E10/50
Abstract: 本发明提供了一种形成背照式光敏器件的方法，包括：在牺牲衬底上形成渐变牺牲缓冲层；在渐变牺牲缓冲层上形成均匀层；在均匀层上形成第二渐变缓冲层；在第二渐变缓冲层上形成硅层；将器件层接合至硅层；以及去除渐变牺牲缓冲层和牺牲衬底。本发明还提供了一种光敏器件。
-
公开(公告)号：CN113270431B
公开(公告)日：2025-05-06
申请号：CN202011228556.8
申请日：2020-11-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体结构与图像传感器及其形成方法包括可在半导体衬底的前侧上形成光电探测器、晶体管及金属内连结构。通过各向异性刻蚀工艺朝半导体衬底的前侧穿过背侧表面形成沟槽，各向异性刻蚀工艺提供具有大于0.5纳米的第一均方根表面粗糙度的垂直或锥形表面。通过在低于摄氏500度的生长温度下对沟槽的垂直或锥形表面执行外延生长工艺来沉积单晶半导体衬层。单晶半导体衬层的在实体上被暴露出的侧表面可具有小于0.5纳米的第二均方根表面粗糙度。可在实体上被暴露出的侧表面上形成具有均匀厚度的至少一介电金属氧化物衬层，以提供均匀的带负电的膜，其可被有利地用于减少暗电流及白色像素。
-
公开(公告)号：CN110875241B
公开(公告)日：2023-09-19
申请号：CN201910456703.8
申请日：2019-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L27/12
Abstract: 本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘层，并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底，所以器件层可以形成为具有大的厚度。此外，因为外延不受绝缘层厚度的影响，所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.032 seconds)
