-
公开(公告)号：CN114823535A
公开(公告)日：2022-07-29
申请号：CN202210172779.X
申请日：2022-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明实施例提供一种半导体装置。半导体装置的形成方法采用一个图案化的掩模与一个自对准掩模以形成n型源极/漏极结构与p型源极/漏极结构，以增加误差容许范围并提供多种形状及/或体积的源极/漏极结构的弹性。一些实施例在形成第一型态的源极/漏极结构之后，可形成自对准掩模层于第一型态的源极/漏极结构上而不需采用光刻工艺，因此可避免在图案化工艺中损伤第一型态的源极/漏极结构。
-
公开(公告)号：CN114649266A
公开(公告)日：2022-06-21
申请号：CN202210127517.1
申请日：2022-02-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件中的栅极接触结构和栅极过孔结构。该半导体器件包括：衬底；设置在衬底上的鳍结构；设置在鳍结构上的源极/漏极(S/D)区；以及设置在鳍结构上的栅极结构，该栅极结构与S/D区相邻。栅极结构包括设置在鳍结构上的栅极堆叠和设置在栅极堆叠上的栅极帽盖结构。栅极帽盖结构包括设置在栅极堆叠上的导电栅极帽盖和设置在导电栅极帽盖上的绝缘栅极帽盖。半导体器件还包括设置在栅极帽盖结构内的第一接触结构以及设置在第一接触结构上的第一过孔结构。
-
公开(公告)号：CN112563193A
公开(公告)日：2021-03-26
申请号：CN202011024385.7
申请日：2020-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , C09G1/02
Abstract: 本公开涉及一种集成电路装置的制造方法。本公开还涉及一半导体基板，具有组成均匀的金属，以及具有此金属与一氧化物的嵌入式表面。使用包括第一研磨剂以及第一胺基碱的第一浆料，直到露出嵌入式表面。使用包括第二研磨剂以及第二胺基碱的第二浆料研磨嵌入式表面。第二研磨剂与第一研磨剂不同。第二胺基碱与第一胺基碱不同。此金属与此氧化物在第一浆料中分别具有第一移除速率与第二移除速率，以及在第二浆料中分别具有第三移除速率与第四移除速率。第一移除速率对第二移除速率的比例大于30：1，以及第三移除速率对第四移除速率的比例为约1：0.5至约1：2。
-
公开(公告)号：CN112242437A
公开(公告)日：2021-01-19
申请号：CN202010211140.9
申请日：2020-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/51 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 本发明实施例关于半导体装置，其包括基板，以及位于基板上的第一间隔物与第二间隔物。半导体装置包括位于第一间隔物与第二间隔物之间的栅极堆叠。栅极堆叠包括栅极介电层，其具有形成于基板上的第一部分，以及形成于第一间隔物与第二间隔物上的第二部分。第一部分包括结晶材料，且第二部分包括非晶材料。栅极堆叠还包括栅极位于栅极介电层的第一部分与第二部分上。
-
公开(公告)号：CN111106065A
公开(公告)日：2020-05-05
申请号：CN201910538003.3
申请日：2019-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本发明的实施例提供一种形成集成电路器件的方法的示例，其中，所述集成电路器件具有设置在沟道区和栅极介电质之间界面层。在一些示例中，所述方法包括接收具有衬底和鳍的工件，所述鳍具有设置在所述衬底上的沟道区。界面层形成在所述鳍的沟道区上，且栅极介电层形成在所述界面层上。第一覆盖层形成在所述栅极介电层上，且第二覆盖层形成在所述第一覆盖层上。在所述工件上执行退火工艺，所述退火工艺被配置为使第一材料从所述第一覆盖层扩散到所述栅极介电层中。可在制造工具的同一腔室中执行所述第一覆盖层和第二覆盖层的形成和退火工艺。本发明的实施例还提供了具有界面层的栅极结构和集成电路的制造方法。
-
Patent Agency Ranking
公开(公告)号：CN118748172A
公开(公告)日：2024-10-08
申请号：CN202410645463.7
申请日：2024-05-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L29/10 , H01L29/423 , H01L27/088
Abstract: 本公开提供以降低的结晶温度形成结晶性高k值介电层于半导体装置内。上述方法包括形成一通道结构于一基底上；形成一界面层于通道结构上；形成第一高k值介电层于界面层上；用掺杂物形成偶极(dipole)于第一高k值介电层内；以及形成一第二高k值介电层于第一高k值介电层上。掺杂物包括第一金属元素。第二高k值介电层包括与第一金属元素不同的第二金属元素。
-
公开(公告)号：CN116469835A
公开(公告)日：2023-07-21
申请号：CN202210698450.7
申请日：2022-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及晶体管中的功函数金属及其形成方法。一种方法，包括：在半导体区域之上形成虚设栅极堆叠；在虚设栅极堆叠的侧面形成源极/漏极区域；去除虚设栅极堆叠以形成沟槽；形成延伸进入沟槽内并且位于半导体区域上的栅极电介质层；以及在栅极电介质层之上沉积第一功函数层。第一功函数层包括选自由钌、钼及其组合组成的组中的金属。方法还包括：在第一功函数层之上沉积导电填充层；以及执行平坦化工艺以去除导电填充层、第一功函数层和栅极电介质层的多余部分，从而形成栅极堆叠。
-
公开(公告)号：CN115365994A
公开(公告)日：2022-11-22
申请号：CN202210712713.5
申请日：2022-06-22
Applicant: 台湾积体电路制造股份有限公司
IPC: B24B37/00 , B24B37/005 , B24B37/10 , B24B37/34 , B24B57/02
Abstract: 本公开描述一种抛光方法和一种抛光设备，可增强用于化学机械抛光制程的研磨浆氧化性。抛光方法可包括将一基板固定至一抛光系统的一承载件之上。所述抛光方法可更包括借由抛光系统的一供料器分配一第一研磨浆至抛光系统的一抛光垫。所述抛光方法可更包括借由增强第一研磨浆的氧化性形成一第二研磨浆，以及使用第二研磨浆在基板上执行一抛光制程。
-
公开(公告)号：CN113257810A
公开(公告)日：2021-08-13
申请号：CN202011295337.1
申请日：2020-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明描述了半导体器件，包括衬底和位于衬底上的第一晶体管。第一晶体管包括第一栅极结构，并且第一栅极结构包括栅极介电层和位于栅极介电层上的第一功函层。第一栅极结构还包括位于第一功函层上的覆盖层。半导体器件还包括位于衬底上的第二晶体管，其中第二晶体管包括第二栅极结构。第二栅极结构包括栅极介电层和位于栅极介电层上的第二功函层。第二栅极结构还包括位于第二功函层上的第一功函层和位于第一功函层上的硅覆盖层。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN113113357A
公开(公告)日：2021-07-13
申请号：CN202110156301.3
申请日：2021-02-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 本公开实施例提供一种半导体装置的制造方法。半导体装置具有超晶格结构及位于具有埋入式隔离结构的基底上。上述方法包括形成一蚀刻停止层于一基底上；形成一超晶格结构于蚀刻停止层上；沉积一隔离层于超晶格结构上；沉积一半导体层于隔离层上；形成一双层隔离结构于半导体层上、去除基底及蚀刻停止层；蚀刻超晶格结构、隔离层、半导体层及双层隔离结构以形成一鳍部结构；以及形成一全绕式栅极结构于鳍部结构上。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.033 seconds)
