-
公开(公告)号：CN112242437A
公开(公告)日：2021-01-19
申请号：CN202010211140.9
申请日：2020-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/51 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 本发明实施例关于半导体装置，其包括基板，以及位于基板上的第一间隔物与第二间隔物。半导体装置包括位于第一间隔物与第二间隔物之间的栅极堆叠。栅极堆叠包括栅极介电层，其具有形成于基板上的第一部分，以及形成于第一间隔物与第二间隔物上的第二部分。第一部分包括结晶材料，且第二部分包括非晶材料。栅极堆叠还包括栅极位于栅极介电层的第一部分与第二部分上。
-
公开(公告)号：CN120035199A
公开(公告)日：2025-05-23
申请号：CN202411665789.2
申请日：2024-11-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的实施例提供了形成半导体器件的方法，该方法包括：提供半导体结构，半导体结构具有底部沟道区区域和位于底部沟道区域上方的顶部沟道区域；在顶部沟道区域中的顶部沟道上方形成栅极介电层，并且栅极介电层包裹围绕顶部沟道区域中的顶部沟道；在超临界流体中对栅极介电层执行自由基处理；以及在栅极介电层上形成金属栅电极。根据本申请的其他实施例，还提供了其他形成半导体器件的方法。
-
公开(公告)号：CN112530807B
公开(公告)日：2023-07-21
申请号：CN202010350510.7
申请日：2020-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/06 , H01L29/51
Abstract: 本公开描述了可以消除或最小化在铁电场效应晶体管的金属栅极层上形成氧化物的方法。在一些实施例中，该方法包括提供在其上具有鳍的衬底；以及在鳍上沉积界面层；在界面层上沉积铁电层；在铁电层上沉积金属栅极层；使金属栅极层暴露于金属卤化物气体；执行后金属化退火，其中在不发生真空中断的情况下将金属栅极层暴露于金属卤化物气体和执行后金属化退火。本公开的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN120018571A
公开(公告)日：2025-05-16
申请号：CN202411636392.0
申请日：2024-11-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文公开了用于堆叠器件结构(如互补场效应晶体管(CFET))的栅极介电材料和相关方法。一种示例性方法包括在半导体沟道层上方形成二维(2D)介电材料。在一些实施例中，该方法还包括在2D介电材料上方沉积栅极介电层。在一些示例中，该方法还包括在栅极介电层上方形成金属栅电极。在各种实施例中，偶极子基本上形成在2D介电材料内，其中偶极子被配置为调制半导体器件的阈值电压(Vt)。本申请的实施例还公开一种半导体器件及其制造方法。
-
公开(公告)号：CN118841372A
公开(公告)日：2024-10-25
申请号：CN202410849216.9
申请日：2024-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L21/82 , H01L27/092 , H01L29/06
Abstract: 形成互补场效应晶体管(CFET)器件的方法包括：形成垂直堆叠在鳍上方的多个沟道区域；在多个沟道区域的第一子集和多个沟道区域的第二子集之间形成隔离结构；在多个沟道区域和隔离结构周围形成栅极介电材料；在栅极介电材料周围形成功函材料；在功函材料周围形成含硅钝化层；在形成含硅钝化层之后，去除含硅钝化层的设置在多个沟道区域的第一子集周围的第一部分，并且保留含硅钝化层的设置在多个沟道区域的第二子集周围的第二部分；以及在去除含硅钝化层的第一部分之后，在多个沟道区域周围形成栅极填充材料。本申请的实施例还涉及互补场效应晶体管器件。
-
Patent Agency Ranking
公开(公告)号：CN118039678A
公开(公告)日：2024-05-14
申请号：CN202410082958.3
申请日：2024-01-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在半导体沟道区域上方形成偶极层。在偶极层上方形成掺杂的栅极介电层。掺杂的栅极介电层包含非晶材料。通过退火工艺，掺杂的栅极介电层的非晶材料转化为具有至少部分晶相的材料。在掺杂的栅极介电层转化为具有部分晶相的层之后，在掺杂的栅极介电层上方形成含金属栅电极。本申请实施例涉及半导体器件及其形成方法。
-
公开(公告)号：CN118039484A
公开(公告)日：2024-05-14
申请号：CN202410076634.9
申请日：2024-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本文的实施例公开了用于堆叠器件结构的器件的偶极工程技术。用于形成晶体管堆叠件的晶体管(例如，顶部晶体管)的栅极堆叠件的示例性方法包括：形成高k介电层；在高k介电层上方形成p‑偶极掺杂剂源层；实施热驱入工艺，热驱入工艺将p‑偶极掺杂剂从p‑偶极掺杂剂源层驱入高k介电层中；以及在去除p‑偶极掺杂剂源层之后，在高k介电层上方形成至少一个导电栅极层。热驱入工艺的驱入温度小于600℃(例如，约300℃至约500℃)。p‑偶极掺杂剂可以是钛。方法还可以包括调整热驱入工艺参数，以提供具有p‑偶极掺杂剂分布的栅极电介质，p‑偶极掺杂剂分布具有位于高k/界面间界面±0.5nm处的峰值。本申请的实施例还涉及堆叠器件结构及其形成方法、形成栅极堆叠件的方法。
-
公开(公告)号：CN112509916A
公开(公告)日：2021-03-16
申请号：CN202010699211.4
申请日：2020-07-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/51 , H01L29/78
Abstract: 本公开关于半导体装置的形成方法。方法包括形成基板并形成第一间隔物与第二间隔物于基板上。方法包括分别沉积第一自组装单层与第二自组装单层于第一间隔物与第二间隔物的侧壁上，并沉积层状物堆叠于基板之上以及第一自组装单层与第二自组装单层之间，且层状物堆叠接触第一自组装单层与第二自组装单层。沉积层状物堆叠的步骤包括沉积铁电层与移除第一自组装单层与第二自组装单层。方法亦包括沉积金属化合物层于铁电层上。金属化合物层的部分沉积于铁电层与第一间隔物或第二间隔物之间。方法亦包括沉积栅极于金属化合物层之上以及第一间隔物与第二间隔物之间。
-
公开(公告)号：CN119967894A
公开(公告)日：2025-05-09
申请号：CN202411593194.0
申请日：2024-11-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例公开了互补场效应晶体管结构及其形成方法。该方法包括形成第一半导体沟道区和第二半导体沟道区时，其中第二半导体沟槽区与第一半导体沟道区重叠，在第一半导体沟槽区上形成第一栅极电介质，以及在第二半导体流道区上形成第二栅极电介质。第一偶极膜和第二偶极膜分别形成在第一栅极电介质和第二栅极电介质上。第一偶极膜和第二偶极膜中的偶极掺杂剂分别被驱动到第一栅极电介质和第二栅极电介质中。然后去除第一偶极膜和第二偶极膜。栅电极形成在第一栅极电介质和第二栅极电介质上，以分别形成第一晶体管和第二晶体管。
-
公开(公告)号：CN119517867A
公开(公告)日：2025-02-25
申请号：CN202411532094.7
申请日：2024-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 热电冷却器(TEC)定位为将热量从半导体芯片上的热点移动出去并且朝着介电衬底移动。这种热管理方法当与掩埋轨和背侧电源输送结合使用时特别有效。TEC可以位于IC封装件的两个器件层之间的包含焊料连接的层中。可选地，TEC可以位于半导体衬底上方的金属互连结构中，诸如位于金属互连结构的顶部处的钝化堆叠件中。这些位置中的任一个处的TEC可以通过晶圆层级处理来形成。本申请的实施例还涉及半导体装置、集成电路器件及其制造方法。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.032 seconds)
