用于开发和优化电子器件的电子架构设计的方法和计算机系统

    公开(公告)号:CN108629066A

    公开(公告)日:2018-10-09

    申请号:CN201711335011.5

    申请日:2017-12-14

    CPC classification number: G06F17/5045 G06N99/005

    Abstract: 本发明的实施例提供了用于开发和优化电子器件的电子架构设计的方法和计算机系统。在各种实施例中,本发明的电子设计自动化(EDA)优化了电子器件的一个或多个电子架构设计的设计、模拟、分析和验证。本发明的EDA从一个或多个电子架构设计中识别一个或多个电子架构特征。在一些情况下,本发明的EDA可以利用机器学习过程通过多次迭代操纵一个或多个电子架构模型,直到来自所述一个或多个电子架构模型中的一个或多个电子架构模型满足一个或多个电子设计目标。本发明的EDA用满足一个或多个电子设计目标的一个或多个电子架构模型替换在一个或多个电子架构设计中的一个或多个电子架构特征,以优化一个或多个电子架构设计。本发明的EDA可以在一个或多个电子架构设计的设计、模拟、分析和/或验证之前、期间和/或之后替换一个或多个电子架构模型,以有效地缩短电子器件的上市时间(TTM)。

    诊断系统、集成电路设计布局及物理集成电路实施的方法

    公开(公告)号:CN106897477A

    公开(公告)日:2017-06-27

    申请号:CN201611157792.9

    申请日:2016-12-15

    Abstract: 一种诊断系统包括位置提取器、文件生成器和芯片诊断工具。位置提取器被设置成根据标注知识产权设计布局中的至少一个部件的至少一个标记文本,提取集成电路设计布局的知识产权设计布局中的至少一个部件的至少一个坐标。文件生成器被设置成根据至少的坐标生成格式文件。芯片诊断工具被设置成扫描物理集成电路中的物理知识产权电路,以根据格式文件确定物理知识产权电路中的缺陷部件。物理知识产权电路对应于知识产权设计布局,并且物理集成电路对应于集成电路设计布局。本发明还提供了基于集成电路(IC)设计布局实施的方法以及基于物理集成电路(IC)实施的方法。

    减少处理器电力损耗的方法以及系统

    公开(公告)号:CN101770279A

    公开(公告)日:2010-07-07

    申请号:CN201010002060.9

    申请日:2010-01-07

    Abstract: 一种减少处理器电力损耗的方法以及系统。方法包括判断特殊逻辑方块何时为闲置的;判断特殊逻辑方块的功率状态;隔离特殊逻辑方块与主要处理器核心,并且停止供应至特殊逻辑方块的电力,并于系统需要特殊逻辑方块的时候,重新启动特殊逻辑方块,一系统实施例包括软件和与时钟脉冲控制模块耦接的处理器,隔离控制模块以及标头/标尾模块,用以隔离特殊逻辑方块以及停止输入电力至特殊逻辑方块,因此可减少电力损耗。另一实施例包括通过时钟脉冲门控模块与时钟脉冲耦接的逻辑模块,隔离模块用以隔离逻辑模块,标头/标尾模块用以停止供应电力至逻辑模块,以及功率和时钟脉冲门控模块用以控制时钟脉冲门控模块和标头/标尾模块。

    减少处理器电力损耗的方法以及系统

    公开(公告)号:CN101770279B

    公开(公告)日:2012-06-20

    申请号:CN201010002060.9

    申请日:2010-01-07

    Abstract: 一种减少处理器电力损耗的方法以及系统。方法包括判断特殊逻辑方块何时为闲置的;判断特殊逻辑方块的功率状态;隔离特殊逻辑方块与主要处理器核心,并且停止供应至特殊逻辑方块的电力,并于系统需要特殊逻辑方块的时候,重新启动特殊逻辑方块,一系统实施例包括软件和与时钟脉冲控制模块耦接的处理器,隔离控制模块以及标头/标尾模块,用以隔离特殊逻辑方块以及停止输入电力至特殊逻辑方块,因此可减少电力损耗。另一实施例包括通过时钟脉冲门控模块与时钟脉冲耦接的逻辑模块,隔离模块用以隔离逻辑模块,标头/标尾模块用以停止供应电力至逻辑模块,以及功率和时钟脉冲门控模块用以控制时钟脉冲门控模块和标头/标尾模块。

Patent Agency Ranking