-
公开(公告)号:CN104600066A
公开(公告)日:2015-05-06
申请号:CN201410048069.1
申请日:2014-02-11
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0207 , G06F17/5072 , G06F17/5081 , H01L29/0649
Abstract: 本发明提供了一种使集成电路(IC)半导体器件中的定义氧化层(OD)密度梯度减小的方法,所述集成电路(IC)半导体器件具有置放布局和与该置放布局相关联的一套设计规则检查(DRC)规则。该方法包括根据对应于置放布局的OD密度信息计算插入区域中的OD密度以确定OD密度梯度。该方法还包括选择伪单元并将伪单元增加到至少一个插入区域以使OD密度梯度减小。
-
公开(公告)号:CN108629066A
公开(公告)日:2018-10-09
申请号:CN201711335011.5
申请日:2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5045 , G06N99/005
Abstract: 本发明的实施例提供了用于开发和优化电子器件的电子架构设计的方法和计算机系统。在各种实施例中,本发明的电子设计自动化(EDA)优化了电子器件的一个或多个电子架构设计的设计、模拟、分析和验证。本发明的EDA从一个或多个电子架构设计中识别一个或多个电子架构特征。在一些情况下,本发明的EDA可以利用机器学习过程通过多次迭代操纵一个或多个电子架构模型,直到来自所述一个或多个电子架构模型中的一个或多个电子架构模型满足一个或多个电子设计目标。本发明的EDA用满足一个或多个电子设计目标的一个或多个电子架构模型替换在一个或多个电子架构设计中的一个或多个电子架构特征,以优化一个或多个电子架构设计。本发明的EDA可以在一个或多个电子架构设计的设计、模拟、分析和/或验证之前、期间和/或之后替换一个或多个电子架构模型,以有效地缩短电子器件的上市时间(TTM)。
-
公开(公告)号:CN101795126A
公开(公告)日:2010-08-04
申请号:CN201010001631.7
申请日:2010-01-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03K3/0315
Abstract: 提供了用于表征工艺变化的系统和方法。电路包括:多个反相器,配置为连续环路;以及多个选通门,每个选通门都连接在一对串联配置的反相器之间。每个选通门都包括:第一场效应晶体管(FET),具有第一沟通道;以及第二FET,具有第二通道。第一通道和第二通道并联连接,并且第一FET的栅极端和第二FET的栅极端分别连接至第一控制信号和第二控制信号。
-
公开(公告)号:CN119517867A
公开(公告)日:2025-02-25
申请号:CN202411532094.7
申请日:2024-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 热电冷却器(TEC)定位为将热量从半导体芯片上的热点移动出去并且朝着介电衬底移动。这种热管理方法当与掩埋轨和背侧电源输送结合使用时特别有效。TEC可以位于IC封装件的两个器件层之间的包含焊料连接的层中。可选地,TEC可以位于半导体衬底上方的金属互连结构中,诸如位于金属互连结构的顶部处的钝化堆叠件中。这些位置中的任一个处的TEC可以通过晶圆层级处理来形成。本申请的实施例还涉及半导体装置、集成电路器件及其制造方法。
-
公开(公告)号:CN106897477A
公开(公告)日:2017-06-27
申请号:CN201611157792.9
申请日:2016-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 一种诊断系统包括位置提取器、文件生成器和芯片诊断工具。位置提取器被设置成根据标注知识产权设计布局中的至少一个部件的至少一个标记文本,提取集成电路设计布局的知识产权设计布局中的至少一个部件的至少一个坐标。文件生成器被设置成根据至少的坐标生成格式文件。芯片诊断工具被设置成扫描物理集成电路中的物理知识产权电路,以根据格式文件确定物理知识产权电路中的缺陷部件。物理知识产权电路对应于知识产权设计布局,并且物理集成电路对应于集成电路设计布局。本发明还提供了基于集成电路(IC)设计布局实施的方法以及基于物理集成电路(IC)实施的方法。
-
公开(公告)号:CN101770279A
公开(公告)日:2010-07-07
申请号:CN201010002060.9
申请日:2010-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F1/32
CPC classification number: G06F1/3287 , G06F1/3203 , G06F1/3237 , Y02D10/128 , Y02D10/171 , Y02D50/20
Abstract: 一种减少处理器电力损耗的方法以及系统。方法包括判断特殊逻辑方块何时为闲置的;判断特殊逻辑方块的功率状态;隔离特殊逻辑方块与主要处理器核心,并且停止供应至特殊逻辑方块的电力,并于系统需要特殊逻辑方块的时候,重新启动特殊逻辑方块,一系统实施例包括软件和与时钟脉冲控制模块耦接的处理器,隔离控制模块以及标头/标尾模块,用以隔离特殊逻辑方块以及停止输入电力至特殊逻辑方块,因此可减少电力损耗。另一实施例包括通过时钟脉冲门控模块与时钟脉冲耦接的逻辑模块,隔离模块用以隔离逻辑模块,标头/标尾模块用以停止供应电力至逻辑模块,以及功率和时钟脉冲门控模块用以控制时钟脉冲门控模块和标头/标尾模块。
-
公开(公告)号:CN117219595A
公开(公告)日:2023-12-12
申请号:CN202310585950.4
申请日:2023-05-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/373 , H01L23/367 , H01L21/50
Abstract: 本揭露揭示一种半导体封装及其制造方法。半导体封装包括封装基板。半导体封装包括半导体晶粒,半导体晶粒具有附接至封装基板的第一表面及第二表面。半导体封装包括附接至半导体晶粒的第二表面的散热器。半导体封装包括介于散热器与半导体晶粒之间的散热层。散热层包括一或多个高k介电材料,因而具有相对高的导热性,允许产生的大量热量经侧向扩散。
-
公开(公告)号:CN104600066B
公开(公告)日:2018-02-13
申请号:CN201410048069.1
申请日:2014-02-11
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0207 , G06F17/5072 , G06F17/5081 , H01L29/0649
Abstract: 本发明提供了一种使集成电路(IC)半导体器件中的定义氧化层(OD)密度梯度减小的方法,所述集成电路(IC)半导体器件具有置放布局和与该置放布局相关联的一套设计规则检查(DRC)规则。该方法包括根据对应于置放布局的OD密度信息计算插入区域中的OD密度以确定OD密度梯度。该方法还包括选择伪单元并将伪单元增加到至少一个插入区域以使OD密度梯度减小。
-
公开(公告)号:CN103197232B
公开(公告)日:2016-03-09
申请号:CN201310064605.2
申请日:2010-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/3185
CPC classification number: G01R31/3177 , G01R31/318541 , G01R31/318566
Abstract: 本发明提供了用于诊断集成电路中的故障的系统和方法。在一个实施例中,该装置包括与缓冲器链串联连接的诊断单元。诊断单元包括多个逻辑运算器,当被激活时,使从缓冲器链接收的信号反相。使来自缓冲器链的信号的反相允许诊断单元通过用于测试方法的扫描链设计预先确定包含故障来确定集成电路中的故障的位置。
-
公开(公告)号:CN101770279B
公开(公告)日:2012-06-20
申请号:CN201010002060.9
申请日:2010-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F1/32
CPC classification number: G06F1/3287 , G06F1/3203 , G06F1/3237 , Y02D10/128 , Y02D10/171 , Y02D50/20
Abstract: 一种减少处理器电力损耗的方法以及系统。方法包括判断特殊逻辑方块何时为闲置的;判断特殊逻辑方块的功率状态;隔离特殊逻辑方块与主要处理器核心,并且停止供应至特殊逻辑方块的电力,并于系统需要特殊逻辑方块的时候,重新启动特殊逻辑方块,一系统实施例包括软件和与时钟脉冲控制模块耦接的处理器,隔离控制模块以及标头/标尾模块,用以隔离特殊逻辑方块以及停止输入电力至特殊逻辑方块,因此可减少电力损耗。另一实施例包括通过时钟脉冲门控模块与时钟脉冲耦接的逻辑模块,隔离模块用以隔离逻辑模块,标头/标尾模块用以停止供应电力至逻辑模块,以及功率和时钟脉冲门控模块用以控制时钟脉冲门控模块和标头/标尾模块。
-
-
-
-
-
-
-
-
-