-
公开(公告)号：CN118983312A
公开(公告)日：2024-11-19
申请号：CN202411013006.2
申请日：2024-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L29/06 , H01L29/49
Abstract: 本申请的实施例提供了半导体器件及其形成方法。在一个实施例中，半导体器件包括：包括第一半导体材料的下部半导体纳米结构；邻近下部半导体纳米结构的下部外延源极/漏极区，下部外延源极/漏极区具有第一导电类型；包括第二半导体材料的上部半导体纳米结构，第二半导体材料不同于第一半导体材料；以及与上部半导体纳米结构相邻的上部外延源极/漏极区，上部外延源极/漏极区具有第二导电类型，第二导电类型与第一导电类型相反。
-
Patent Agency Ranking
公开(公告)号：CN118116802A
公开(公告)日：2024-05-31
申请号：CN202410165524.X
申请日：2024-02-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3105 , H01L21/67
Abstract: 本申请的实施例提供了一种低热预算介电材料处理。本公开的示例性方法包括：提供半导体结构，在半导体结构上方沉积介电材料；利用超临界流体中携带的气态物质处理介电材料，并且在处理之后，减小介电材料的厚度。根据本申请的其他实施例，还提供了制造半导体器件的方法以及自由基处理系统，自由基处理系统用于处理半导体结构上的介电材料。
-
公开(公告)号：CN113707604A
公开(公告)日：2021-11-26
申请号：CN202110509861.2
申请日：2021-05-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本发明一些实施例提供一种半导体制造技术。所述技术包含如下操作。接纳具有第一材料及第二材料的半导体结构。所述第一材料对第一蚀刻化学物具有第一孕育时间。所述第二材料对所述第一蚀刻化学物具有第二孕育时间。所述第一孕育时间比所述第二孕育时间短。由所述第一蚀刻化学物对所述半导体结构执行第一主蚀刻达第一持续时间。所述第一持续时间大于所述第一孕育时间且比所述第二孕育时间短。
-
公开(公告)号：CN120035199A
公开(公告)日：2025-05-23
申请号：CN202411665789.2
申请日：2024-11-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的实施例提供了形成半导体器件的方法，该方法包括：提供半导体结构，半导体结构具有底部沟道区区域和位于底部沟道区域上方的顶部沟道区域；在顶部沟道区域中的顶部沟道上方形成栅极介电层，并且栅极介电层包裹围绕顶部沟道区域中的顶部沟道；在超临界流体中对栅极介电层执行自由基处理；以及在栅极介电层上形成金属栅电极。根据本申请的其他实施例，还提供了其他形成半导体器件的方法。
-
公开(公告)号：CN119300454A
公开(公告)日：2025-01-10
申请号：CN202410903613.X
申请日：2024-07-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了形成堆叠多栅极器件的金属栅极结构的方法。根据本公开实施例的方法包括：在包括底部沟道层和顶部沟道层的沟道区域上方沉积氮化钛(TiN)层；沉积伪填充层以覆盖底部沟道层的侧壁；在沉积伪填充层之后，沿顶部沟道层的侧壁在TiN层上方选择性形成阻挡层；选择性去除伪填充层以释放底部沟道层；选择性沉积第一功函金属层以包裹底部沟道层的每个；在第一功函金属层的顶面上方形成栅极隔离层；去除阻挡层；释放顶部沟道层；以及选择性沉积第二功函金属层以包裹顶部沟道层的每个。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN222638983U
公开(公告)日：2025-03-18
申请号：CN202420488039.1
申请日：2024-03-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在本公开的一个实施例中，提供了一种半导体装置。该方法包括形成纳米结构通道区，形成环绕纳米结构通道区的栅极开口，在栅极开口中的纳米结构通道区的暴露表面上形成氧化层，在氧化层上沉积扩散阻障层，在该纳米结构通道区上沉积第一介电层，对扩散阻障层和第一介电层进行掺杂工艺以形成掺杂扩散阻障层和掺杂介电层，并在掺杂介电层上沉积导电层。
-
-
-
-
-
Search Results
6
records
(took 0.031 seconds)
