-
公开(公告)号：CN112599501B
公开(公告)日：2025-03-11
申请号：CN202010102081.1
申请日：2020-02-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路及其形成方法，所述集成电路包括上覆在衬底上的内连结构。所述内连结构具有上覆在衬底之上的多个金属层。第一介电层上覆在所述内连结构的最上表面上。所述第一介电层具有相对的侧壁，所述相对的侧壁界定沟槽。第一磁性层设置在沟槽内且沿着所述相对的侧壁共形地延伸。导电配线设置在沟槽内且上覆在第一磁性层上。第二磁性层上覆在第一磁性层及导电配线上。所述第二磁性层在横向上从所述相对的侧壁中的第一侧壁之上延伸到所述相对的侧壁中的第二侧壁。
-
公开(公告)号：CN116646363A
公开(公告)日：2023-08-25
申请号：CN202310461292.8
申请日：2023-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 在一些实施例中，本公开涉及一种图像传感器、用于形成图像传感器和相关器件结构的方法。在衬底中形成分离多个像素区域的背侧深沟槽隔离(BDTI)结构。BDTI结构包围多个光电二极管并且包括布置在多个像素区域的交叉处的第一BDTI组件和布置在多个像素区域的剩余周边处的第二BDTI组件。第一BDTI组件具有自衬底的背侧起的第一深度，第一深度小于第二BDTI组件的第二深度。
-
公开(公告)号：CN116259639A
公开(公告)日：2023-06-13
申请号：CN202310029270.4
申请日：2023-01-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开描述了一种具有由沟槽隔离结构分离的辐射感测区域的半导体器件。根据本申请的实施例，还提供了半导体结构。半导体结构包括在衬底上的第一沟槽填充结构和在衬底上的第二沟槽填充结构。第一沟槽填充结构具有第一宽度和凸底表面。第二沟槽填充结构具有凹底表面和大于第一宽度的第二宽度。根据本申请的其他实施例，还提供了形成半导体结构的方法。
-
公开(公告)号：CN114464638A
公开(公告)日：2022-05-10
申请号：CN202210050133.4
申请日：2022-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的各种实施例针对包括高脚焊盘结构的集成电路(IC)芯片。导线在半导体衬底的正面上位于半导体衬底的下方。另外，沟槽隔离结构延伸至半导体衬底的正面中。高脚焊盘结构嵌入至半导体衬底的与正面相对的背面中。高脚焊盘结构包括焊盘主体和焊盘凸起。焊盘凸起位于焊盘主体下方，并且从焊盘主体穿过半导体衬底的部分和沟槽隔离结构，朝向导线凸出。焊盘主体位于半导体衬底的部分上方，并且通过半导体衬底的部分与沟槽隔离结构分隔开。本申请的实施例提供了集成电路芯片、集成电路封装件及形成焊盘结构的方法。
-
公开(公告)号：CN113206060A
公开(公告)日：2021-08-03
申请号：CN202110068123.9
申请日：2021-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本发明的一部分涉及一种电感器结构及形成其的方法，所述电感器结构包括：刻蚀停止层，布置在内连结构之上，内连结构上覆在衬底上。磁性结构包括布置在刻蚀停止层之上的多个堆叠层。磁性结构包括比最顶层宽的最底层。第一导电配线与第二导电配线在磁性结构之上平行地延伸。磁性结构被配置成修改由第一导电配线及第二导电配线产生的磁场。图案增强层布置在磁性结构的最底层与刻蚀停止层之间。图案增强层具有第一厚度，且磁性结构的最底层具有小于第一厚度的第二厚度。
-
Patent Agency Ranking
公开(公告)号：CN107230682A
公开(公告)日：2017-10-03
申请号：CN201710165170.9
申请日：2017-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/1462 , H01L27/14623 , H01L27/1464 , H01L27/14685 , H01L27/14689 , H01L27/14643 , H01L27/14601 , H01L27/14683
Abstract: 本发明的实施例提供了背照式(BSI)图像传感器及其形成方法。该方法包括在衬底中形成多个感光像素，该衬底具有第一表面和第二表面，第二表面与第一表面相对，该衬底具有位于第一表面上的一个或多个有源器件。保护第二表面的第一部分。图案化第二表面的第二部分以在衬底中形成凹槽。在凹槽的侧壁上形成抗反射层。在第二表面的第二部分上方形成金属栅格，抗反射层介于衬底和金属栅格之间。
-
公开(公告)号：CN104465680A
公开(公告)日：2015-03-25
申请号：CN201410426056.3
申请日：2014-08-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14685 , H01L27/14623 , H01L27/1464 , H01L27/14643 , H01L27/14689
Abstract: 本发明提供了一种背照式半导体图像感测器件，该背照式半导体图像感测器件包括半导体衬底。该半导体衬底包括辐射敏感二极管和外围区。外围区接近背照式半导体图像感测器件的侧壁。该背照式半导体图像感测器件还包括位于半导体衬底的背侧上的第一抗反射涂层(ARC)和位于第一抗反射涂层上的介电层。此外，辐射屏蔽层设置在介电层上。而且，该背照式半导体图像感测器件具有位于背照式半导体图像感测器件的侧壁上的光子阻挡层。辐射屏蔽层的侧壁的至少一部分没有被光子阻挡层覆盖，并且光子阻挡层配置为阻挡光子穿入至半导体衬底内。本发明涉及一种半导体器件及其制造方法。
-
公开(公告)号：CN104051433A
公开(公告)日：2014-09-17
申请号：CN201310302532.6
申请日：2013-07-15
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/522 , H01L21/31116 , H01L21/76898 , H01L2924/0002 , H01L2924/00
Abstract: 本公开提供了一种防止在半导体晶圆背侧的加工过程中产生电弧的方法。本方法包括在背侧上方沉积介电层以及在介电层上方沉积抗电弧层。抗电弧层是导电层，但不用于传导信号或电能。方法进一步包括蚀刻穿过半导体晶圆的多个材料层的开口。开口露出位于半导体晶圆的前侧的导电层。此外，本方法包括在开口中沉积导电层，以形成穿过晶圆的互连件。本文也公开了根据本方法制造的半导体晶圆。
-
公开(公告)号：CN114758951A
公开(公告)日：2022-07-15
申请号：CN202110806779.6
申请日：2021-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3065 , H01L21/67 , H01L21/687 , H01L27/146
Abstract: 本发明的实施例涉及半导体器件、蚀刻系统及用于回蚀刻的方法。工件定位在工件支撑件上，该工件支撑件包括多个温度控制区。通过测量工件上多个位置处的多个蚀刻前表面高度或厚度来确定蚀刻前表面形貌。多个位置对应于工件支撑件上的多个温度控制区。基于所测量的多个蚀刻前表面高度或厚度，加热或冷却温度控制区域中的至少第一区域，使得第一区域具有与温度控制第二区域的第二温度不同的第一温度。在第一区域具有与温度控制区域的第二区域的第二温度不同的第一温度的同时执行干蚀刻。
-
公开(公告)号：CN112599501A
公开(公告)日：2021-04-02
申请号：CN202010102081.1
申请日：2020-02-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路及其形成方法，所述集成电路包括上覆在衬底上的内连结构。所述内连结构具有上覆在衬底之上的多个金属层。第一介电层上覆在所述内连结构的最上表面上。所述第一介电层具有相对的侧壁，所述相对的侧壁界定沟槽。第一磁性层设置在沟槽内且沿着所述相对的侧壁共形地延伸。导电配线设置在沟槽内且上覆在第一磁性层上。第二磁性层上覆在第一磁性层及导电配线上。所述第二磁性层在横向上从所述相对的侧壁中的第一侧壁之上延伸到所述相对的侧壁中的第二侧壁。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.04 seconds)
