公开(公告)号：CN108122766A

公开(公告)日：2018-06-05

申请号：CN201710423492.9

申请日：2017-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  吴啟明 ,  张简旭珂 ,  林坤赐 ,  张岚芳

IPC: H01L21/336 ,  H01L21/3115

CPC classification number: H01L29/7856 ,  H01L21/02321 ,  H01L21/02323 ,  H01L21/28158 ,  H01L21/3115 ,  H01L21/31155 ,  H01L21/823821 ,  H01L27/0924 ,  H01L29/401 ,  H01L29/42364 ,  H01L29/495 ,  H01L29/512 ,  H01L29/513 ,  H01L29/66795 ,  H01L29/7843 ,  H01L29/7851

Abstract: 一种半导体元件的制成方法，包括使用含氧材料掺杂层间介电层(ILD)的第一部分，其中层间介电层是在基板上方。此方法进一步包括使用较大种类材料掺杂层间介电层的第二部分。第二部分包括在第一部分下方的层间介电层的区域，且第二部分与基板分离。此方法进一步包括退火层间介电层。

公开(公告)号：CN106486549A

公开(公告)日：2017-03-08

申请号：CN201610657160.2

申请日：2016-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  张简旭珂 ,  陈政纬 ,  王廷君

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/8234 ,  H01L21/336

Abstract: 在制造FinFET中的操作包括提供具有鳍结构的衬底，其中，鳍结构的上部具有第一鳍表面轮廓。在衬底上形成与鳍结构接触的隔离区域。通过蚀刻工艺凹进隔离区域的部分以形成凹进部分和暴露鳍结构的上部，该凹进部分具有第一隔离表面轮廓。对鳍结构和凹进部分应用热氢处理。通过热氢处理，在鳍结构上方形成具有基本上均匀厚度的栅极介电层，其中，将凹进部分从第一隔离表面轮廓调节至第二隔离表面轮廓且将鳍结构从第一鳍表面轮廓调节至第二鳍表面轮廓。本发明实施例涉及用于FINFET器件中的栅极氧化物的均匀性的平坦STI表面。

公开(公告)号：CN106409679A

公开(公告)日：2017-02-15

申请号：CN201610541815.X

申请日：2016-07-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  王廷君 ,  游伟明 ,  吴佳纹

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/324 ,  H01L29/06

CPC classification number: H01L29/7843 ,  H01L21/26506 ,  H01L21/324 ,  H01L29/0649 ,  H01L29/41783 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/06

Abstract: 提供了一种用于制造半导体器件的方法，包括在衬底上方形成一个或多个鳍；在一个或多个鳍上方形成隔离绝缘层。将掺杂剂引入隔离绝缘层。对含有掺杂剂的隔离绝缘层进行退火，并且去除氧化物层的一部分，以暴露鳍的一部分。本发明还提供了具有掺杂的隔离绝缘层的鳍式场效应晶体管。

公开(公告)号：CN106067422A

公开(公告)日：2016-11-02

申请号：CN201510790930.6

申请日：2015-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周振成 ,  张简旭珂 ,  吴政达

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明提供了一种用于制造半导体结构的方法。多个沟槽形成在衬底中。沟槽限定位于其之间的至少一个鳍。鳍被氢退火。介电材料形成在沟槽中。沟槽中的介电材料被凹入。本发明还提供了一种半导体结构。

公开(公告)号：CN105931939A

公开(公告)日：2016-09-07

申请号：CN201510569374.X

申请日：2015-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  吴宗翰 ,  许耀文 ,  谭伦光 ,  游伟明 ,  王廷君

IPC: H01J37/317 ,  H01J37/304 ,  H01L21/265 ,  H01L21/66

CPC classification number: H01J37/3172 ,  H01J37/3026 ,  H01J37/304 ,  H01J2237/2814 ,  H01J2237/2815 ,  H01J2237/2817 ,  H01J2237/30461 ,  H01J2237/30483 ,  H01J2237/31703 ,  H01J2237/3171

Abstract: 本发明提供了一种用于生成参数图案的方法，包括：在工件的表面上的多个区域上实施多个测量，以获得多个测量结果；以及根据多个测量结果，通过计算机导出参数图案；其中，参数图案包括与工件的表面上的多个区域中的每个对应的多个区域性参数值。本发明提供了一种前馈半导体制造方法，包括：在工件的表面上形成具有期望的图案的层；根据针对具有期望的图案的层的空间维度测量来导出包括参数图案的控制信号，期望的图案分布在工件的表面的多个区域上方；以及根据控制信号，在工件的表面上实施离子注入。本发明还涉及生成参数图案的方法，离子注入方法和前馈半导体制造方法。

公开(公告)号：CN104347758A

公开(公告)日：2015-02-11

申请号：CN201410314942.7

申请日：2014-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  朱彦璋 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L31/18 ,  H01L31/0352 ,  H01L27/146

CPC classification number: H01L31/035254 ,  H01L27/14638 ,  H01L27/1464 ,  H01L27/14687 ,  H01L31/0232 ,  H01L31/02327 ,  H01L31/028 ,  H01L31/035218 ,  H01L31/105 ,  H01L31/109 ,  H01L31/18 ,  H01L31/1892 ,  Y02E10/50

Abstract: 本发明提供了一种形成背照式光敏器件的方法，包括：在牺牲衬底上形成渐变牺牲缓冲层；在渐变牺牲缓冲层上形成均匀层；在均匀层上形成第二渐变缓冲层；在第二渐变缓冲层上形成硅层；将器件层接合至硅层；以及去除渐变牺牲缓冲层和牺牲衬底。本发明还提供了一种光敏器件。

公开(公告)号：CN103094290A

公开(公告)日：2013-05-08

申请号：CN201210207827.0

申请日：2012-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖志育 ,  杜友伦 ,  黄志辉 ,  吴政达 ,  蔡嘉雄 ,  陈昆仑

IPC: H01L27/146

CPC classification number: H01L27/1463 ,  H01L21/02129 ,  H01L21/223 ,  H01L21/2255 ,  H01L21/76224 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14685 ,  H01L31/09

Abstract: 本发明提供了一种半导体图像传感器器件。该图像传感器器件包括衬底。该图像传感器器件包括设置在衬底中的第一像素和第二像素。第一和第二像素是相邻的像素。该图像传感器器件包括设置在衬底中以及第一和第二像素之间的隔离结构。该图像传感器器件包括设置在衬底中以及第一和第二像素之间的掺杂隔离器件。该掺杂隔离器件以共形方式围绕隔离结构。本发明还提供了一种采用共形掺杂的图像传感器沟槽隔离。

公开(公告)号：CN101752303B

公开(公告)日：2012-04-25

申请号：CN200910136625.X

申请日：2009-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖志育 ,  吴政达 ,  陈能国 ,  蔡正原

IPC: H01L21/82 ,  H01L21/027 ,  H01L21/311 ,  H01L21/306

CPC classification number: H01L21/0337

Abstract: 一种形成集成电路结构的方法，包括：提供衬底；在所述衬底上形成第一硬掩膜层；在所述第一硬掩膜层上形成第二硬掩膜层；构图所述第二硬掩膜层以形成硬掩膜；以及，在构图第二硬掩膜层之后，烘焙所述衬底、所述第一硬掩膜层和所述硬掩膜。在所述烘焙步骤之后，形成间隔层，它包括在所述硬掩膜顶部上的第一部分，和在所述硬掩膜的相对的侧壁上的第二部分和第三部分。所述方法还包括移除所述间隔层的所述第一部分；移除所述硬掩膜；以及使用所述间隔层的所述第二部分和所述第三部分作为掩膜来构图所述第一硬掩膜层。

公开(公告)号：CN112490253B

公开(公告)日：2025-04-08

申请号：CN202010946568.8

申请日：2020-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  江振豪 ,  亚历山大卡尔尼斯基 ,  杜友伦 ,  陈逸群

IPC: H10D86/00 ,  H01L21/762

Abstract: 在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底及其形成方法。高电阻率绝缘体上硅衬底包括配置在半导体衬底之上的第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层以及有源半导体层。第二多晶硅层配置在第一多晶硅层之上，且第三多晶硅层配置在第二多晶硅层之上。位于绝缘体层之上的有源半导体层可配置在第三多晶硅层之上。第二多晶硅层与第一多晶硅层及第三多晶硅层相比具有较高的氧浓度。

公开(公告)号：CN112447667B

公开(公告)日：2025-03-11

申请号：CN202010279627.0

申请日：2020-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡敏瑛 ,  吴政达 ,  杜友伦

IPC: H01L23/528 ,  H01L21/768 ,  H10F39/10

Abstract: 本公开的各种实施例涉及一种包括设置在半导体衬底内的第一衬底穿孔的集成芯片。半导体衬底具有分别在半导体衬底的相对侧上的前侧表面及背侧表面。半导体衬底包括从前侧表面延伸到背侧表面的第一掺杂沟道区。第一衬底穿孔至少由第一掺杂沟道区定义。导电接触件上覆于半导体衬底的背侧表面且包括上覆于第一衬底穿孔的第一导电层。第一导电层包括导电材料。上部导电层位于导电接触件之下。上部导电层的上表面与半导体衬底的背侧表面对准。上部导电层包括导电材料的硅化物。