-
公开(公告)号：CN103513402A
公开(公告)日：2014-01-15
申请号：CN201210317037.8
申请日：2012-08-30
Applicant: 三星电子株式会社
CPC classification number: G02B13/004 , G02B13/18 , H04N5/225
Abstract: 提供一种移动式微型成像光学器，其作为包含受光元件的成像用光学器，从物体侧按顺序包括：第1透镜，其具备正或负的折射率；第2透镜，其具备正或负的折射率，且物体侧面为凹陷形状；第3透镜，其具备正或负的折射率，且物体侧面和上侧面都为非球面形状；和第4透镜，其具备正或负的折射率，且物体侧面和上侧面都为非球面形状。并且满足以下数学式1至数学式3：数学式1，0.25＜FBL/f＜0.35；数学式2，3.5＜OL/FBL＜4.5；数学式3，f/D≤2.6。其中，FBL是从所述成像光学器结构部分的上侧面端侧至受光元件的距离，OL是以光轴为基准从所述第1透镜的物体侧面至受光元件的距离，f是以光轴为基准所述成像光学器的焦点距离，D是所述成像光学器的入射瞳口径。
-
公开(公告)号：CN118475116A
公开(公告)日：2024-08-09
申请号：CN202410043407.6
申请日：2024-01-11
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：第一有源图案，其从衬底突出并在平行于衬底的上表面的第一方向上延伸；第一凹部和第二凹部，该第一凹部和第二凹部在垂直于第一方向的第二方向上与第一有源图案交叉；第一栅极结构，其在第一凹部中，并且包括第一栅极氧化物层、第一栅极图案和第一封盖图案；第二栅极结构，其在第二凹部中，并包括第二栅极氧化物层、第二栅极图案和第二封盖图案；第一金属衬里图案，其围绕第一有源图案的部分的侧壁，并且直接接触第一栅极图案的侧壁；以及第二金属衬里图案，其围绕第一有源图案的部分的侧壁，并且直接接触第二栅极图案的侧壁。
-
公开(公告)号：CN117320447A
公开(公告)日：2023-12-29
申请号：CN202310653535.8
申请日：2023-06-02
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置。所述半导体装置包括第一有源图案，第一有源图案在存储器单元区域中包括在基底的上部中，并且具有孤立形状，第一有源图案延伸使得与第一方向倾斜的方向是第一有源图案的长轴方向。第一器件隔离图案设置在包括在基底中的第一沟槽内，并覆盖第一有源图案的侧壁。第一栅极结构在第一有源图案和第一器件隔离图案的上部上设置在沿第一方向延伸的栅极沟槽内部。阻挡杂质区域选择性地形成在仅第一有源图案的长轴的两个侧壁的表面上。第一杂质区域和第二杂质区域设置在第一有源图案的与第一栅极结构的两侧相邻的上部上。
-
公开(公告)号：CN112018115A
公开(公告)日：2020-12-01
申请号：CN202010111840.0
申请日：2020-02-24
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种集成电路装置及其制造方法。该集成电路装置包括：衬底，其包括有源区；装置隔离膜，其限定有源区；字线，其被布置在有源区和装置隔离膜上面并在第一水平方向上延伸；和栅介电膜，其被布置在衬底和字线之间以及装置隔离膜和字线之间，其中，在与第一水平方向正交的第二水平方向上，字线的在多个有源区上面的第二部分的宽度大于字线的在有源区上面的第一部分的宽度。为了制造集成电路装置，通过将掺杂剂离子注入到衬底和装置隔离膜中而在衬底和装置隔离膜中形成杂质区，并且减小杂质区的一部分的厚度。
-
公开(公告)号：CN109841630A
公开(公告)日：2019-06-04
申请号：CN201811284157.6
申请日：2018-10-29
Applicant: 三星电子株式会社
IPC: H01L27/11526 , H01L27/11551 , H01L27/11573 , H01L27/11578
Abstract: 一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。
-
Patent Agency Ranking
公开(公告)号：CN109616474A
公开(公告)日：2019-04-12
申请号：CN201811156224.6
申请日：2018-09-26
Applicant: 三星电子株式会社
IPC: H01L27/11526 , H01L27/11551 , H01L27/11573 , H01L27/11578
Abstract: 提供了半导体存储器件。半导体存储器件包括基板。半导体存储器件包括垂直堆叠在基板上的多个存储单元晶体管。半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的源极区的第一导电线。半导体存储器件包括连接到所述多个存储单元晶体管的多个栅电极的第二导电线。此外，半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的漏极区的数据存储元件。
-
公开(公告)号：CN107731907A
公开(公告)日：2018-02-23
申请号：CN201710605564.1
申请日：2017-07-24
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78
CPC classification number: H01L27/10823 , H01L27/10814 , H01L27/10876 , H01L28/90 , H01L29/0649 , H01L29/4236 , H01L29/51 , H01L29/7831 , H01L29/42364
Abstract: 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。
-
公开(公告)号：CN118782612A
公开(公告)日：2024-10-15
申请号：CN202410410211.6
申请日：2024-04-07
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种半导体器件包括衬底、在衬底的上表面上沿第一水平方向延伸的有源图案、在衬底的上表面上围绕有源图案的侧壁的场绝缘层、在有源图案上沿与第一水平方向相交的第二水平方向延伸的第一栅电极、在有源图案上设置在第一栅电极的至少一侧上的源极/漏极区、在场绝缘层上覆盖源极/漏极区的上层间绝缘层、在垂直方向上穿透衬底、场绝缘层和上层间绝缘层并在第二水平方向与源极/漏极区间隔开的贯通通路、在第一栅电极的至少一侧上设置在上层间绝缘层内部并连接到源极/漏极区的源极/漏极接触、和设置在上层间绝缘层内部并连接到贯通通路和源极/漏极接触中的每一者的连接部分，其在第一水平方向上的宽度大于源极/漏极接触在第一水平方向上的宽度。
-
-
公开(公告)号：CN109841630B
公开(公告)日：2024-02-02
申请号：CN201811284157.6
申请日：2018-10-29
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.036 seconds)
