-
公开(公告)号：CN116133418A
公开(公告)日：2023-05-16
申请号：CN202211022832.4
申请日：2022-08-25
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件可以包括：彼此间隔开的第一位线和第二位线；层间绝缘层，覆盖第一位线和第二位线并包括凹槽，凹槽延伸以与第一位线和第二位线两者交叉；第一沟道图案，连接到第一位线并与凹槽的内侧表面接触并且覆盖层间绝缘层的顶表面；第二沟道图案，连接到第二位线并与凹槽的另一内侧表面接触并且覆盖层间绝缘层的顶表面；在凹槽中的字线；第一电极和第二电极，在层间绝缘层上并分别与第一沟道图案和第二沟道图案接触；以及在第一电极和第二电极之间的电介质层。
-
-
公开(公告)号：CN111435660A
公开(公告)日：2020-07-21
申请号：CN201911035132.7
申请日：2019-10-29
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：堆叠结构，具有竖直堆叠在基底上的多个层，每个层包括：第一位线和栅极线，在第一方向上延伸，第一半导体图案，在第一位线和栅极线之间沿第二方向延伸，第二方向与第一方向交叉，以及第二半导体图案，跨越第一栅极绝缘层与栅极线相邻，第二半导体图案在第一方向上延伸；第一字线，与第一半导体图案相邻并从基底在第三方向上竖直延伸，第三方向与第一方向和第二方向垂直；第二位线，连接到第二半导体图案的一端并从基底在第三方向上竖直延伸；以及第二字线，连接到第二半导体图案的另一端并在第三方向上竖直延伸。
-
公开(公告)号：CN101308812B
公开(公告)日：2011-09-07
申请号：CN200810099060.8
申请日：2008-05-16
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/8242 , H01L27/108 , H01L23/522
CPC classification number: H01L27/10888 , H01L21/76897 , H01L27/10855
Abstract: 提供了制造具有自对准接触栓塞的半导体器件的方法。方法包括：在半导体基板上形成下绝缘层；在下绝缘层上形成相互平行的多个互连图案；形成上绝缘层，其被配置为填充在互连图案之间；以及，形成跨越多个互连图案的多个第一掩膜图案，多个第一掩膜图案中的第一掩膜图案在具有上绝缘层的半导体基板上相互平行。方法可以包括：形成第二掩膜图案，其自对准于多个第一掩膜图案并且位于多个第一掩膜图案中的第一掩膜图案之间，使用第一和第二掩膜图案和多个互连图案作为刻蚀掩膜，刻蚀上绝缘层和下绝缘层，以形成使半导体基板暴露的多个接触孔，并且在多个接触孔的相应接触孔中形成多个接触栓塞。还提供了半导体器件。
-
公开(公告)号：CN109285835B
公开(公告)日：2023-08-18
申请号：CN201810777809.3
申请日：2018-07-16
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括限定衬底的有源区域的分隔构件。栅极线与所述有源区域相交并且被埋入在所述衬底中形成的沟槽中。每条所述栅极线包括下电极结构和在所述下电极结构上的上电极结构。所述上电极结构包括源层，所述源层基本上覆盖所述沟槽的侧壁并且包括功函数调整元素。导电层在所述源层上。功函数调整层设置在所述源层与所述导电层之间。所述功函数调整层包括与所述源层的材料不同的材料，并且掺杂有所述功函数调整元素。
-
Patent Agency Ranking
公开(公告)号：CN115988873A
公开(公告)日：2023-04-18
申请号：CN202211266287.3
申请日：2022-10-13
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：单元有源图案；单元栅极结构，其连接至单元有源图案；外围有源图案；外围栅极结构，其连接至外围有源图案；导电图案，其连接至外围有源图案、单元栅极结构或外围栅极结构；电容器结构，其电连接至单元有源图案；层间绝缘层，其包围电容器结构；以及外围接触件，其连接至导电图案，同时延伸穿过层间绝缘层，其中，层间绝缘层包括接触电容器结构的第一材料层和第一材料层上的第二材料层，外围接触件包括接触第一材料层的第一部分和接触第二材料层的第二部分，并且第一部分的最大宽度大于第二部分的最小宽度。
-
公开(公告)号：CN115968194A
公开(公告)日：2023-04-14
申请号：CN202211006321.3
申请日：2022-08-22
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器装置，所述半导体存储器装置包括基底、在基底上在第一方向上延伸的多条源极线、与源极线交叉并且在不同于第一方向的第二方向上延伸的多条字线、与源极线和字线交叉并且在不同于第一方向和第二方向的第三方向上延伸的多条位线以及设置在源极线、字线和位线之间的交点处的多个存储器单元。第一方向、第二方向和第三方向平行于基底的顶表面。
-
公开(公告)号：CN112086358A
公开(公告)日：2020-12-15
申请号：CN202010528230.0
申请日：2020-06-11
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/10 , H01L27/108 , H01L21/8242
Abstract: 一种集成电路半导体器件的制造方法包括：在衬底上形成彼此分开的多个低电介质图案，所述多个低电介质图案具有比衬底低的介电常数；在形成低电介质图案之后，形成流动层以将低电介质图案掩埋在衬底上；在流动层上形成外延层；以及在包括由流动层掩埋的低电介质图案的衬底中以及在外延层中形成晶体管。
-
公开(公告)号：CN115942862A
公开(公告)日：2023-04-07
申请号：CN202210745021.0
申请日：2022-06-27
Applicant: 三星电子株式会社
Abstract: 可以提供一种可变电阻存储器件，包括：堆叠，包括交替地堆叠在衬底上的绝缘片和导电片，堆叠包括竖直穿透其中的竖直孔；位线，在堆叠上；导电图案，电连接到位线并且在竖直孔中竖直延伸；以及电阻变化层，在导电图案和限定竖直孔的堆叠的内侧表面之间。电阻变化层可以包括电连接到导电片的第一碳纳米管和电连接到导电图案的第二碳纳米管。
-
公开(公告)号：CN115707250A
公开(公告)日：2023-02-17
申请号：CN202210685628.4
申请日：2022-06-16
Applicant: 三星电子株式会社
Abstract: 公开了半导体装置和包括该半导体装置的电子系统。所述半导体装置包括：基底，包括单元阵列区域和连接区域；电极结构，包括堆叠在基底上的电极，所述电极中的每个包括在单元阵列区域上的线部分和在连接区域上的垫部分；竖直图案，贯穿电极结构；单元接触件，在连接区域上并且连接到垫部分；绝缘柱，在单元接触件下方，且垫部分介于绝缘柱与单元接触件之间。垫部分可以包括第一部分和第二部分，第一部分具有高于线部分的顶表面，第二部分包括第一突出部分，第一突出部分从第一部分朝向基底延伸并且覆盖绝缘柱的顶表面。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.023 seconds)
