-
公开(公告)号：CN109841624B
公开(公告)日：2025-03-04
申请号：CN201811430052.7
申请日：2018-11-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底；器件隔离膜，限定衬底的有源区，栅极沟槽在有源区中延伸；栅极绝缘膜，沿着栅极沟槽的侧面和底部设置；栅电极，设置在栅极沟槽中的栅极绝缘膜上，并且具有第一部、第一部上的第二部以及第二部上的第三部；第一阻挡膜图案，介于栅电极的第一部与栅极绝缘膜之间；第二阻挡膜图案，介于栅电极的第二部与栅极绝缘膜之间；以及第三阻挡膜图案，介于栅电极的第三部与栅极绝缘膜之间。第一阻挡膜图案的功函数大于第二阻挡膜图案的功函数并且低于第三阻挡膜图案的功函数。
-
公开(公告)号：CN117881181A
公开(公告)日：2024-04-12
申请号：CN202311174131.7
申请日：2023-09-12
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体存储器件。所述半导体存储器件包括：衬底，包括第一源极/漏极区和第二源极/漏极区；沟槽，位于所述第一源极/漏极区与所述第二源极/漏极区之间并且形成在所述衬底中；单元栅极绝缘层，位于所述沟槽的侧壁和底表面上；单元栅电极，位于所述单元栅极绝缘层上；功函数控制图案，位于所述单元栅电极上，包括第一导电类型的杂质；以及单元栅极覆盖图案，位于所述功函数控制图案上。所述功函数控制图案包括半导体材料。所述功函数控制图案包括第一区域和位于所述第一区域与所述单元栅电极之间的第二区域。所述第一区域中的所述第一导电类型的杂质的浓度大于所述第二区域中的所述第一导电类型的杂质的浓度。
-
公开(公告)号：CN102315218B
公开(公告)日：2015-12-16
申请号：CN201110183551.2
申请日：2011-06-30
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78 , H01L29/41 , H01L23/528
CPC classification number: H01L27/088 , H01L23/535 , H01L27/0207 , H01L29/0649 , H01L29/0847 , H01L29/42376 , H01L29/4238 , H01L29/4933 , H01L29/7833
Abstract: 本发明提供四晶体管布局、集成电路场效应晶体管和半导体器件。四晶体管布局可以包括定义有源区的隔离区，该有源区沿不同的第一方向和第二方向延伸。四个晶体管的公共源区从有源区的中心沿第一方向和第二方向两者延伸以定义有源区的在公共源区之外的四个象限。提供四个漏区，各个漏区在所述四个象限的相应一个中且与公共源区间隔开。最后，提供四个栅电极，各个栅电极在四个象限的相应一个中在公共源区与四个漏区中的相应一个之间。各个栅电极包括顶点以及第一延伸部分和第二延伸部分，该第一延伸部分从该顶点沿第一方向延伸，该第二延伸部分从该顶点沿第二方向延伸。
-
公开(公告)号：CN115988873A
公开(公告)日：2023-04-18
申请号：CN202211266287.3
申请日：2022-10-13
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：单元有源图案；单元栅极结构，其连接至单元有源图案；外围有源图案；外围栅极结构，其连接至外围有源图案；导电图案，其连接至外围有源图案、单元栅极结构或外围栅极结构；电容器结构，其电连接至单元有源图案；层间绝缘层，其包围电容器结构；以及外围接触件，其连接至导电图案，同时延伸穿过层间绝缘层，其中，层间绝缘层包括接触电容器结构的第一材料层和第一材料层上的第二材料层，外围接触件包括接触第一材料层的第一部分和接触第二材料层的第二部分，并且第一部分的最大宽度大于第二部分的最小宽度。
-
公开(公告)号：CN114068685A
公开(公告)日：2022-02-18
申请号：CN202110589033.4
申请日：2021-05-28
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L27/108
Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括凹部；栅极绝缘层，位于凹部的表面上；第一栅极图案，位于栅极绝缘层上，并且填充凹部的下部；第二栅极图案，在凹部中位于第一栅极图案上，并且包括具有与第一栅极图案的逸出功不同的逸出功的材料；盖绝缘图案，位于第二栅极图案上，并且填充凹部的上部；泄漏阻挡氧化物层，在凹部在第一栅极图案的上表面上方的上侧壁处位于栅极绝缘层上，并且接触盖绝缘图案的侧壁；以及杂质区，位于基底中并且与凹部的上侧壁相邻，每个杂质区具有比第一栅极图案的上表面高的下表面。
-
Patent Agency Ranking
公开(公告)号：CN109841624A
公开(公告)日：2019-06-04
申请号：CN201811430052.7
申请日：2018-11-27
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体器件包括：衬底；器件隔离膜，限定衬底的有源区，栅极沟槽在有源区中延伸；栅极绝缘膜，沿着栅极沟槽的侧面和底部设置；栅电极，设置在栅极沟槽中的栅极绝缘膜上，并且具有第一部、第一部上的第二部以及第二部上的第三部；第一阻挡膜图案，介于栅电极的第一部与栅极绝缘膜之间；第二阻挡膜图案，介于栅电极的第二部与栅极绝缘膜之间；以及第三阻挡膜图案，介于栅电极的第三部与栅极绝缘膜之间。第一阻挡膜图案的功函数大于第二阻挡膜图案的功函数并且低于第三阻挡膜图案的功函数。
-
公开(公告)号：CN118431192A
公开(公告)日：2024-08-02
申请号：CN202410078972.6
申请日：2024-01-19
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/522 , H10B12/00
Abstract: 一种半导体器件包括具有有源区的衬底。栅极结构设置在衬底中，并在第一水平方向上延伸以横穿有源区。位线结构横穿栅极结构并在与第一水平方向相交的第二水平方向上延伸。栅栏结构设置在位线结构之间。栅栏结构在第二水平方向上彼此间隔开。接触插塞设置在位线结构之间和栅栏结构之间。接触插塞包括在第二水平方向上彼此间隔开的第一侧表面和第二侧表面以及在第一水平方向上彼此间隔开的第三侧表面和第四侧表面。第一侧表面的掺杂浓度高于第三侧表面的掺杂浓度。
-
公开(公告)号：CN109285833B
公开(公告)日：2023-05-02
申请号：CN201810723993.3
申请日：2018-07-04
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种集成电路器件可以包括在衬底的栅极沟槽的内表面上的栅极电介质层、在栅极电介质层上填充栅极沟槽的一部分的栅极结构、以及在栅极沟槽中在栅极结构的上表面上的绝缘盖图案。栅极结构可以包括具有第一功函数的下栅线、具有比第一功函数低的第二功函数的上栅线、在下栅线与上栅线之间的第一阻挡层以及在上栅线与绝缘盖图案之间的第二阻挡层。
-
公开(公告)号：CN109285833A
公开(公告)日：2019-01-29
申请号：CN201810723993.3
申请日：2018-07-04
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种集成电路器件可以包括在衬底的栅极沟槽的内表面上的栅极电介质层、在栅极电介质层上填充栅极沟槽的一部分的栅极结构、以及在栅极沟槽中在栅极结构的上表面上的绝缘盖图案。栅极结构可以包括具有第一功函数的下栅线、具有比第一功函数低的第二功函数的上栅线、在下栅线与上栅线之间的第一阻挡层以及在上栅线与绝缘盖图案之间的第二阻挡层。
-
公开(公告)号：CN107104075A
公开(公告)日：2017-08-29
申请号：CN201710099074.9
申请日：2017-02-23
Applicant: 三星电子株式会社
IPC: H01L21/762 , H01L29/772
CPC classification number: H01L29/7827 , H01L28/00 , H01L29/045 , H01L29/4236 , H01L21/76224 , H01L23/13 , H01L29/772
Abstract: 一种半导体器件包括：包含沟槽的半导体基板，该半导体基板具有晶体结构；以及覆盖沟槽的内侧壁的绝缘层，其中沟槽的内侧壁具有在晶体结构的{320}晶面族中包含的至少一个面或者关于{320}晶面族具有2度以内的角度的至少一个面。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.026 seconds)
