公开(公告)号：CN112117322B

公开(公告)日：2024-07-09

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN110310952B

公开(公告)日：2023-10-17

申请号：CN201910187706.6

申请日：2019-03-13

Applicant: 三星电子株式会社

Inventor： 尹成美 ,  郑天炯

IPC: H10B12/00

Abstract: 提供了一种半导体器件和制造其的方法，该制造半导体器件的方法包括：图案化衬底以形成多个有源图案，所述有源图案包括其间具有第一沟槽的两个相邻的有源图案；在所述多个有源图案上形成半导体层以覆盖所述多个有源图案；在半导体层上形成器件隔离层，以覆盖半导体层用于氧化并且填充第一沟槽；图案化器件隔离层和所述多个有源图案，使得与第一沟槽交叉的第二沟槽被形成，并且所述两个有源图案在第二沟槽中从器件隔离层突出；以及在第二沟槽中形成栅电极。这里，覆盖所述两个有源图案的每个的顶表面的半导体层的第一厚度大于覆盖第一沟槽的底部的半导体层的第二厚度。

公开(公告)号：CN114613773A

公开(公告)日：2022-06-10

申请号：CN202111375443.5

申请日：2021-11-19

Applicant: 三星电子株式会社

Inventor： 安皓均 ,  尹成美

IPC: H01L27/108 ,  H01L21/8242

Abstract: 公开了一种半导体存储器装置，所述半导体存储器装置包括：具有包括第一源极/漏极区和第二源极/漏极区的有源图案的衬底；栅电极，其在第一源极/漏极区与第二源极/漏极区之间在第一方向上延伸跨过有源图案；线结构，其在横向于第一方向的第二方向上延伸跨过有源图案，所述线结构包括电连接至第一源极/漏极区的位线；器件隔离层，其位于限定有源图案的第一沟槽中；以及接触件，其结合至所述第二源极/漏极区。有源图案包括：第一部分，其在平行于衬底的顶表面的第三方向上延伸；以及第二部分和第三部分，它们连接至所述第一部分的相对端部，并且与对应的接触件竖直地重叠。第二部分和第三部分朝着相应的接触件延伸。

公开(公告)号：CN112117322A

公开(公告)日：2020-12-22

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN110310952A

公开(公告)日：2019-10-08

申请号：CN201910187706.6

申请日：2019-03-13

Applicant: 三星电子株式会社

Inventor： 尹成美 ,  郑天炯

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体器件和制造其的方法，该制造半导体器件的方法包括：图案化衬底以形成多个有源图案，所述有源图案包括其间具有第一沟槽的两个相邻的有源图案；在所述多个有源图案上形成半导体层以覆盖所述多个有源图案；在半导体层上形成器件隔离层，以覆盖半导体层用于氧化并且填充第一沟槽；图案化器件隔离层和所述多个有源图案，使得与第一沟槽交叉的第二沟槽被形成，并且所述两个有源图案在第二沟槽中从器件隔离层突出；以及在第二沟槽中形成栅电极。这里，覆盖所述两个有源图案的每个的顶表面的半导体层的第一厚度大于覆盖第一沟槽的底部的半导体层的第二厚度。

公开(公告)号：CN114597211A

公开(公告)日：2022-06-07

申请号：CN202111483604.2

申请日：2021-12-07

Applicant: 三星电子株式会社

Inventor： 尹成美 ,  金主烨 ,  金旲炫 ,  魏胄滢 ,  任桐贤 ,  郑天炯

IPC: H01L27/108 ,  H01L29/423

Abstract: 一种半导体装置可包括：衬底，其包括凹部；栅极绝缘层，其在凹部的表面上；杂质屏障层，其在栅极绝缘层的表面上以覆盖栅极绝缘层的表面；第一栅极图案，其在杂质屏障层上以填充凹部的下部；第二栅极图案，其在凹部中的第一栅极图案上；封盖绝缘图案，其在第二栅极图案上以填充凹部；以及杂质区域，其在与凹部的上侧壁相邻的衬底处。杂质屏障层的氮的浓度可高于包括在栅极绝缘层中的氮的浓度。第二栅极图案可包括与第一栅极图案的材料不同的材料。杂质区域的下表面可高于第一栅极图案的上表面。因此，半导体装置可具有良好的特性。

公开(公告)号：CN114068685A

公开(公告)日：2022-02-18

申请号：CN202110589033.4

申请日：2021-05-28

Applicant: 三星电子株式会社

Inventor： 金慧元 ,  魏胄滢 ,  尹成美 ,  任桐贤 ,  李相运 ,  林兑旭 ,  蔡教锡

IPC: H01L29/423 ,  H01L27/108

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括凹部；栅极绝缘层，位于凹部的表面上；第一栅极图案，位于栅极绝缘层上，并且填充凹部的下部；第二栅极图案，在凹部中位于第一栅极图案上，并且包括具有与第一栅极图案的逸出功不同的逸出功的材料；盖绝缘图案，位于第二栅极图案上，并且填充凹部的上部；泄漏阻挡氧化物层，在凹部在第一栅极图案的上表面上方的上侧壁处位于栅极绝缘层上，并且接触盖绝缘图案的侧壁；以及杂质区，位于基底中并且与凹部的上侧壁相邻，每个杂质区具有比第一栅极图案的上表面高的下表面。

公开(公告)号：CN112635465A

公开(公告)日：2021-04-09

申请号：CN202010945220.7

申请日：2020-09-10

Applicant: 三星电子株式会社

Inventor： 尹成美 ,  任桐贤 ,  金主烨 ,  魏胄滢 ,  李南勋 ,  郑天炯

IPC: H01L27/108

Abstract: 本发明提供了半导体器件及制造其的方法。该半导体器件可以包括有源图案、硅衬垫、绝缘层、隔离图案和晶体管。有源图案可以从基板突出。具有晶体结构的硅衬垫可以共形地形成在有源图案和基板的表面上。绝缘层可以形成在硅衬垫上。隔离图案可以形成在绝缘层上以填充与有源图案相邻的沟槽。晶体管可以包括栅极结构和杂质区域。栅极结构可以设置在硅衬垫上，并且杂质区域可以形成在硅衬垫和与栅极结构的两侧相邻的有源图案处。