公开(公告)号：CN109524399B

公开(公告)日：2024-03-05

申请号：CN201811082775.2

申请日：2018-09-17

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  金旲炫 ,  朴训 ,  徐在洪 ,  郑天炯 ,  崔在中

IPC: H10B12/00

Abstract: 本公开提供了半导体存储器件及其制造方法。一种制造半导体存储器件的方法包括：蚀刻基板以形成与基板的有源区交叉的沟槽；在沟槽的底表面和侧表面上形成栅极绝缘层；在栅极绝缘层上形成第一栅电极，该第一栅电极填充沟槽的下部；氧化第一栅电极的顶表面以形成初始阻挡层；氮化初始阻挡层以形成阻挡层；以及在阻挡层上形成第二栅电极，该第二栅电极填充沟槽的上部。

公开(公告)号：CN112117322A

公开(公告)日：2020-12-22

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN112117322B

公开(公告)日：2024-07-09

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN111180517A

公开(公告)日：2020-05-19

申请号：CN201911086122.6

申请日：2019-11-08

Applicant: 三星电子株式会社

Inventor： 许廷焕 ,  金东赞 ,  金旲炫 ,  金依珠 ,  李智修

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供一种半导体器件及形成其的方法。该半导体器件包括交叉有源区域的栅极沟槽以及在栅极沟槽中的栅极结构。栅极结构包括：设置在栅极沟槽的内壁上的栅极电介质层、设置在栅极电介质层上并部分地填充栅极沟槽的栅电极、设置在栅电极上的栅极盖绝缘层、以及设置在栅极沟槽中并设置在栅极盖绝缘层上的间隙填充绝缘层。栅极盖绝缘层包括通过氧化栅电极的一部分、氮化栅电极的一部分、或者氧化和氮化栅电极的一部分而形成的材料。

公开(公告)号：CN111180517B

公开(公告)日：2023-08-15

申请号：CN201911086122.6

申请日：2019-11-08

Applicant: 三星电子株式会社

Inventor： 许廷焕 ,  金东赞 ,  金旲炫 ,  金依珠 ,  李智修

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供一种半导体器件及形成其的方法。该半导体器件包括交叉有源区域的栅极沟槽以及在栅极沟槽中的栅极结构。栅极结构包括：设置在栅极沟槽的内壁上的栅极电介质层、设置在栅极电介质层上并部分地填充栅极沟槽的栅电极、设置在栅电极上的栅极盖绝缘层、以及设置在栅极沟槽中并设置在栅极盖绝缘层上的间隙填充绝缘层。栅极盖绝缘层包括通过氧化栅电极的一部分、氮化栅电极的一部分、或者氧化和氮化栅电极的一部分而形成的材料。

公开(公告)号：CN114597211A

公开(公告)日：2022-06-07

申请号：CN202111483604.2

申请日：2021-12-07

Applicant: 三星电子株式会社

Inventor： 尹成美 ,  金主烨 ,  金旲炫 ,  魏胄滢 ,  任桐贤 ,  郑天炯

IPC: H01L27/108 ,  H01L29/423

Abstract: 一种半导体装置可包括：衬底，其包括凹部；栅极绝缘层，其在凹部的表面上；杂质屏障层，其在栅极绝缘层的表面上以覆盖栅极绝缘层的表面；第一栅极图案，其在杂质屏障层上以填充凹部的下部；第二栅极图案，其在凹部中的第一栅极图案上；封盖绝缘图案，其在第二栅极图案上以填充凹部；以及杂质区域，其在与凹部的上侧壁相邻的衬底处。杂质屏障层的氮的浓度可高于包括在栅极绝缘层中的氮的浓度。第二栅极图案可包括与第一栅极图案的材料不同的材料。杂质区域的下表面可高于第一栅极图案的上表面。因此，半导体装置可具有良好的特性。

公开(公告)号：CN109524399A

公开(公告)日：2019-03-26

申请号：CN201811082775.2

申请日：2018-09-17

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  金旲炫 ,  朴训 ,  徐在洪 ,  郑天炯 ,  崔在中

IPC: H01L27/108 ,  H01L21/8242

Abstract: 本公开提供了半导体存储器件及其制造方法。一种制造半导体存储器件的方法包括：蚀刻基板以形成与基板的有源区交叉的沟槽；在沟槽的底表面和侧表面上形成栅极绝缘层；在栅极绝缘层上形成第一栅电极，该第一栅电极填充沟槽的下部；氧化第一栅电极的顶表面以形成初始阻挡层；氮化初始阻挡层以形成阻挡层；以及在阻挡层上形成第二栅电极，该第二栅电极填充沟槽的上部。