公开(公告)号：CN111180517A

公开(公告)日：2020-05-19

申请号：CN201911086122.6

申请日：2019-11-08

Applicant: 三星电子株式会社

Inventor： 许廷焕 ,  金东赞 ,  金旲炫 ,  金依珠 ,  李智修

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供一种半导体器件及形成其的方法。该半导体器件包括交叉有源区域的栅极沟槽以及在栅极沟槽中的栅极结构。栅极结构包括：设置在栅极沟槽的内壁上的栅极电介质层、设置在栅极电介质层上并部分地填充栅极沟槽的栅电极、设置在栅电极上的栅极盖绝缘层、以及设置在栅极沟槽中并设置在栅极盖绝缘层上的间隙填充绝缘层。栅极盖绝缘层包括通过氧化栅电极的一部分、氮化栅电极的一部分、或者氧化和氮化栅电极的一部分而形成的材料。

公开(公告)号：CN100492646C

公开(公告)日：2009-05-27

申请号：CN200510135826.X

申请日：2005-12-23

Applicant: 三星电子株式会社

Inventor： 金东赞

IPC: H01L27/115 ,  H01L27/105 ,  H01L21/8247 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/42336

Abstract: 本发明提供了一种闪速存储器件，它包括：柱子图形，形成在选择的浮置栅对之间；以及控制栅延伸，进入选择的浮置栅对之间。本发明还提供了制造该闪速存储器件的方法。

公开(公告)号：CN107068191B

公开(公告)日：2022-07-15

申请号：CN201710032688.5

申请日：2017-01-16

Applicant: 三星电子株式会社

Inventor： 崔昌玟 ,  李奉镕 ,  金东赞 ,  安洙珍

IPC: G11C16/34

Abstract: 一种编程非易失性存储器的方法，包括：对在所选的字线中的存储器单元执行至少两个编程循环，基于执行至少两个编程循环中的每一个的结果生成失败位趋势，基于所生成的失败位趋势预测包括要对存储器单元最后执行的N编程循环的多个编程循环，和基于预测多个编程循环的结果改变当执行N编程循环时提供给存储器单元的N编程电压的电平。

公开(公告)号：CN106486166B

公开(公告)日：2021-01-12

申请号：CN201610708102.8

申请日：2016-08-23

Applicant: 三星电子株式会社

Inventor： 金润 ,  金东赞 ,  李知尚

IPC: G11C16/10 ,  G11C16/14 ,  G11C16/34

Abstract: 存储器设备包括：存储器单元阵列，包括多个NAND串，每个NAND串包括被垂直堆叠在衬底上的分别连接到多个字线的多个存储器单元；以及控制逻辑，被配置为生成用于所述NAND串中的第一NAND串的存储器单元的预编程控制信号，以使得在擦除第一NAND串的存储器单元之前，施加到耦合到第一NAND串的相应存储器单元的字线的预编程电压基于相应存储器单元的操作特性而变化。

公开(公告)号：CN109768045A

公开(公告)日：2019-05-17

申请号：CN201811331672.5

申请日：2018-11-09

Applicant: 三星电子株式会社

Inventor： 金兑泳 ,  崔茂林 ,  金东赞

IPC: H01L27/11529 ,  H01L27/11553 ,  H01L27/11573 ,  H01L27/11582 ,  G11C29/50 ,  G11C29/56

Abstract: 公开了三维半导体存储器件和检测其电故障的方法。该三维半导体存储器件包括：衬底，其具有第一导电性，并且包括具有彼此不同的阈值电压的单元阵列区和延伸区；堆叠结构，其在衬底上并包括堆叠电极；电垂直沟道，其穿透单元阵列区上的堆叠结构；以及虚设垂直沟道，其穿透延伸区上的堆叠结构。衬底包括：袋状阱，其具有第一导电性并在其上提供有堆叠结构；以及深阱，其围绕袋状阱并具有与第一导电性相反的第二导电性。

公开(公告)号：CN108089992B

公开(公告)日：2023-10-13

申请号：CN201711156987.6

申请日：2017-11-20

Applicant: 三星电子株式会社

Inventor： 崔昌玟 ,  金东赞 ,  李爱晶 ,  崔茂林

IPC: G06F12/02

Abstract: 提供了操作非易失性存储器装置的方法。在操作非易失性存储器装置的方法中，响应于擦除命令和地址，在包括第一子块和相邻于第一子块的第二子块的第一存储器块中选择待擦除的第一子块。第一子块包括与多条字线连接的存储器单元，所述多条字线包括相邻于第二子块的至少一条边界字线和除了所述至少一条边界字线之外的内部字线。将擦除电压施加到形成有第一存储器块的基底。基于施加到基底的擦除电压的电压电平，在正在对第一子块执行的擦除操作期间，将第一擦除偏置条件施加到所述至少一条边界字线并将不同于第一擦除偏置条件的第二擦除偏置条件施加到内部字线。

公开(公告)号：CN111180517B

公开(公告)日：2023-08-15

申请号：CN201911086122.6

申请日：2019-11-08

Applicant: 三星电子株式会社

Inventor： 许廷焕 ,  金东赞 ,  金旲炫 ,  金依珠 ,  李智修

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供一种半导体器件及形成其的方法。该半导体器件包括交叉有源区域的栅极沟槽以及在栅极沟槽中的栅极结构。栅极结构包括：设置在栅极沟槽的内壁上的栅极电介质层、设置在栅极电介质层上并部分地填充栅极沟槽的栅电极、设置在栅电极上的栅极盖绝缘层、以及设置在栅极沟槽中并设置在栅极盖绝缘层上的间隙填充绝缘层。栅极盖绝缘层包括通过氧化栅电极的一部分、氮化栅电极的一部分、或者氧化和氮化栅电极的一部分而形成的材料。

公开(公告)号：CN106486166A

公开(公告)日：2017-03-08

申请号：CN201610708102.8

申请日：2016-08-23

Applicant: 三星电子株式会社

Inventor： 金润 ,  金东赞 ,  李知尚

IPC: G11C16/10 ,  G11C16/14 ,  G11C16/34

Abstract: 存储器设备包括：存储器单元阵列，包括多个NAND串，每个NAND串包括被垂直堆叠在衬底上的分别连接到多个字线的多个存储器单元；以及控制逻辑，被配置为生成用于所述NAND串中的第一NAND串的存储器单元的预编程控制信号，以使得在擦除第一NAND串的存储器单元之前，施加到耦合到第一NAND串的相应存储器单元的字线的预编程电压基于相应存储器单元的操作特性而变化。

公开(公告)号：CN101714550B

公开(公告)日：2014-01-15

申请号：CN200910253069.4

申请日：2009-09-22

Applicant: 三星电子株式会社

Inventor： 柳正道 ,  金东赞 ,  郑圣勋 ,  崔时荣 ,  申裕均 ,  朴泰绪 ,  柳宗烈 ,  姜宗勋

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/423 ,  H01L21/82 ,  H01L21/336 ,  H01L21/28 ,  H01L27/108

Abstract: 本发明提供了凹形沟道阵列晶体管、半导体器件及其制造方法。凹形沟道阵列晶体管可以包括衬底、栅极氧化层、栅极电极和源极/漏极区。衬底可以具有有源区和隔离区。凹槽可以形成在有源区中。栅极氧化层可以形成在凹槽和衬底上。栅极氧化层可以包括第一部分和在凹槽的侧表面上的第二部分，该第一部分在凹槽的侧端与有源区的侧壁之间的相交处上。第一部分的厚度可以大于第二部分的厚度的约70％。栅极电极可以形成在栅极氧化层上。源极/漏极区可以形成在衬底中。因此，凹形沟道阵列晶体管可以具有减小的泄漏电流和增大的导通电流。

公开(公告)号：CN111128283B

公开(公告)日：2021-04-20

申请号：CN201911139505.5

申请日：2016-08-23

Applicant: 三星电子株式会社

Inventor： 金润 ,  金东赞 ,  李知尚

IPC: G11C16/10 ,  G11C16/14 ,  G11C16/34

Abstract: 存储器设备包括：存储器单元阵列，包括多个NAND串，每个NAND串包括被垂直堆叠在衬底上的分别连接到多个字线的多个存储器单元；以及控制逻辑，被配置为生成用于所述NAND串中的第一NAND串的存储器单元的预编程控制信号，以使得在擦除第一NAND串的存储器单元之前，施加到耦合到第一NAND串的相应存储器单元的字线的预编程电压基于相应存储器单元的操作特性而变化。