-
公开(公告)号：CN117998851A
公开(公告)日：2024-05-07
申请号：CN202311461200.2
申请日：2023-11-06
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置和一种数据存储系统。半导体装置包括：第一半导体结构，其包括位于第一衬底上的电路装置、连接到电路装置的下互连结构、和连接到下互连结构的下接合结构；以及第二半导体结构，其包括：第二衬底，其位于第一半导体结构上；停止层，其与第二衬底的下表面接触；栅电极，其在竖直方向上堆叠并且彼此间隔开；沟道结构，其穿透栅电极，并且各自包括沟道层；位于栅电极下方的上互连结构；与第二衬底间隔开的外围接触插塞；以及接合到下接合结构的上接合结构，其中，沟道结构穿透停止层的至少一部分，并且其中，外围接触插塞穿透停止层的至少一部分。
-
公开(公告)号：CN117596876A
公开(公告)日：2024-02-23
申请号：CN202310545948.4
申请日：2023-05-16
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置和一种电子系统。该半导体存储器装置包括：堆叠件，其包括交替地堆叠的层间绝缘层和导电图案；堆叠件上的源极导电图案；以及竖直结构，其被设为穿过堆叠件并且连接至源极导电图案。竖直结构中的每一个包括：竖直沟道图案；包围竖直沟道图案的外侧表面的数据存储图案；竖直沟道图案中的竖直绝缘柱；以及竖直导电柱，其设置在竖直绝缘柱与源极导电图案之间，以将竖直沟道图案连接至源极导电图案。
-
公开(公告)号：CN116096094A
公开(公告)日：2023-05-09
申请号：CN202211357542.5
申请日：2022-11-01
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和包括该半导体装置的数据存储系统。该半导体装置包括：第一衬底；电路装置，其设置在第一衬底上；下互连结构，其电连接到电路装置；下接合结构，其连接到下互连结构；上接合结构，其接合到下接合结构；上互连结构，其连接到上接合结构；第二衬底，其设置在上互连结构上；导电板，其设置在第二衬底下方；栅电极，其设置在上互连结构与导电板之间，并且在竖直方向上堆叠；沟道结构，其穿透栅电极；多个导电图案，其分别设置在穿透第二衬底的多个开口中；以及外围接触插塞，其在从导电板起的外部区域中在竖直方向上延伸，并且连接到多个导电图案中的一个。
-
公开(公告)号：CN114725116A
公开(公告)日：2022-07-08
申请号：CN202111659089.9
申请日：2021-12-31
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11556 , H01L27/11568 , H01L27/11582 , G11C16/04
Abstract: 提供了半导体装置和包括其的数据存储系统。所述半导体装置包括：第一衬底，包括杂质区，所述杂质区包括第一导电类型的杂质；电路器件，位于所述第一衬底上；下互连结构，电连接到所述电路器件；第二衬底，位于所述下互连结构上并且包括所述第一导电类型的半导体；栅电极，位于所述第二衬底上并且在与所述第二衬底的上表面垂直的第一方向上堆叠并彼此间隔开；沟道结构，穿过所述栅电极；以及连接结构。所述沟道结构可以垂直于所述第二衬底的所述上表面延伸。所述沟道结构可以包括沟道层。所述连接结构可以将所述第一衬底的所述杂质区连接到所述第二衬底，并且所述连接结构可以包括通路，所述通路包括第二导电类型的半导体。
-
公开(公告)号：CN109768045A
公开(公告)日：2019-05-17
申请号：CN201811331672.5
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11553 , H01L27/11573 , H01L27/11582 , G11C29/50 , G11C29/56
Abstract: 公开了三维半导体存储器件和检测其电故障的方法。该三维半导体存储器件包括：衬底，其具有第一导电性，并且包括具有彼此不同的阈值电压的单元阵列区和延伸区；堆叠结构，其在衬底上并包括堆叠电极；电垂直沟道，其穿透单元阵列区上的堆叠结构；以及虚设垂直沟道，其穿透延伸区上的堆叠结构。衬底包括：袋状阱，其具有第一导电性并在其上提供有堆叠结构；以及深阱，其围绕袋状阱并具有与第一导电性相反的第二导电性。
-
Patent Agency Ranking
公开(公告)号：CN105226063A
公开(公告)日：2016-01-06
申请号：CN201510359346.5
申请日：2015-06-25
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/532 , H01L23/528
Abstract: 提供了一种具有垂直沟道和气隙的半导体装置。字线形成在基底上。气隙设置在两条相邻的字线之间。沟道结构穿透字线和气隙。存储单元设置在每条字线和沟道结构之间。存储单元包括阻挡图案、电荷捕获图案和遂穿绝缘图案。阻挡图案共形地覆盖每条字线的顶表面、底表面和第一侧表面。所述第一侧表面与所述沟道结构相邻。电荷捕获图案仅设置在所述第一侧表面和沟道结构之间。
-
公开(公告)号：CN118714849A
公开(公告)日：2024-09-27
申请号：CN202410334553.4
申请日：2024-03-22
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：第一半导体结构，其包括在第一衬底上的电路元件、在电路元件上的下互连结构、以及在下互连结构上的下接合结构；以及第二半导体结构，其包括：在第一半导体结构上的第二衬底、分隔第二衬底并且被设置为彼此间隔开的分隔绝缘图案、堆叠以彼此间隔开的栅电极、穿过栅电极并且被设置为彼此间隔开的分隔区域、穿过栅电极的沟道结构、在栅电极下方的上互连结构、以及接合到下接合结构的上接合结构，其中，分隔绝缘图案包括在分隔区域上的第一分隔绝缘图案、以及在沟道结构之间并穿过第二衬底的第二分隔绝缘图案。
-
公开(公告)号：CN116896868A
公开(公告)日：2023-10-17
申请号：CN202310002776.6
申请日：2023-01-03
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种三维半导体存储器装置和包括其的电子系统，所述三维半导体存储器装置包括基底、设置在基底上的外围电路结构和设置在外围电路结构上的单元阵列结构。单元阵列结构包括：堆叠件，包括交替的层间绝缘层和导电图案，导电图案包括栅电极和作为导电图案的最上面的图案的第一源极导电图案；第二源极导电图案，设置在堆叠件上并与第一源极导电图案的顶表面接触，第二源极导电图案包括与第一源极导电图案的材料不同的材料；以及垂直沟道结构，设置为穿透堆叠件并插入到第二源极导电图案的下部中。垂直沟道结构包括连接到第二源极导电图案的垂直半导体图案。
-
公开(公告)号：CN116669424A
公开(公告)日：2023-08-29
申请号：CN202310138415.4
申请日：2023-02-14
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括包含基底、电路元件和第一接合金属层的第一基底结构以及直接设置在第一基底结构上的第二基底结构。第二基底结构包括包含导电材料的板层、堆叠在板层下方的栅电极、穿过栅电极且均包含沟道层的沟道结构、穿过栅电极且在第一方向和第二方向上延伸的分离区域以及位于板层中且设置在分离区域上的源极接触件。源极接触件在第二方向上延伸。第二基底结构的第二接合金属层连接到第一接合金属层。板层与源极接触件的横向侧表面和每个沟道结构的沟道层的上端直接接触，并且电连接到源极接触件和沟道层。
-
公开(公告)号：CN114582879A
公开(公告)日：2022-06-03
申请号：CN202111305802.X
申请日：2021-11-05
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L25/18
Abstract: 一种非易失性存储器装置包括第一结构和键合到第一结构的第二结构。第二结构包括：低电阻导电层；公共源极线层，其位于低电阻导电层上；堆叠结构，其位于公共源极线层上方；多个沟道结构，其穿过堆叠结构的单元区域，并且接触公共源极线层；虚设沟道结构，其穿过堆叠结构的台阶区域，并且接触公共源极线层；第二绝缘结构，其位于堆叠结构上；多个第二键合焊盘，其位于第二绝缘结构上；以及第二互连结构，其位于第二绝缘结构中。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.024 seconds)
