公开(公告)号：CN113394197A

公开(公告)日：2021-09-14

申请号：CN202110257154.9

申请日：2021-03-09

Applicant: 三星电子株式会社

Inventor： 权泰穆 ,  金俊亨 ,  吕次东 ,  禹映范

IPC: H01L23/538 ,  H01L29/423 ,  H01L29/10 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11568 ,  H01L27/11573

Abstract: 一种半导体器件包括：第一衬底；电路器件，设置在第一衬底上；第一互连结构，电连接到电路器件；第二衬底，设置在第一互连结构的上部上；栅电极，彼此间隔开并且在与第二衬底的上表面垂直的方向上堆叠在第二衬底上；以及沟道结构，穿透栅电极，垂直于第二衬底延伸并且包括沟道层。该半导体器件还包括接地互连结构，该接地互连结构连接第一衬底和第二衬底，并且包括与第二衬底一体并且从第二衬底的下表面朝向第一衬底延伸的上通孔。

公开(公告)号：CN113053910A

公开(公告)日：2021-06-29

申请号：CN202011515121.1

申请日：2020-12-21

Applicant: 三星电子株式会社

Inventor： 丁义潭 ,  禹映范 ,  金炳圭 ,  金恩知 ,  白承祐

IPC: H01L27/11582 ,  H01L25/18

Abstract: 提供了一种半导体装置。所述半导体装置包括：绝缘结构；多个水平层，在绝缘结构中竖直堆叠且彼此间隔开；导电材料图案，接触绝缘结构；以及竖直结构，穿透通过所述多个水平层并且延伸到绝缘结构上的导电材料图案中。所述多个水平层中的每个包括导电材料，竖直结构包括竖直部分和突出部分，竖直结构的竖直部分穿透通过所述多个水平层，竖直结构的突出部分从竖直部分延伸到导电材料图案中，竖直部分的宽度比突出部分的宽度大，突出部分的侧表面与导电材料图案接触。

公开(公告)号：CN116981254A

公开(公告)日：2023-10-31

申请号：CN202310222534.8

申请日：2023-03-09

Applicant: 三星电子株式会社

Inventor： 李昇珉 ,  金俊亨 ,  禹映范 ,  任峻成

IPC: H10B41/20

Abstract: 一种半导体器件，包括第一半导体结构和第二半导体结构，第一半导体结构包括：第一衬底；电路器件，设置在第一衬底上；以及第一金属接合层，设置在电路器件上，第二半导体结构包括：栅电极，在垂直于第一金属接合层的上表面的第一方向上彼此间隔开并堆叠；沟道结构，穿过栅电极，在第一方向上延伸，并分别包括沟道层；第二金属接合层，设置在沟道结构和栅电极下方，并连接到第一金属接合层；位线，设置在沟道结构下方，在垂直于第一方向的第二方向上延伸，并彼此间隔开；以及源极线，设置在沟道结构上，在垂直于第二方向的第三方向上延伸，并彼此间隔开。沟道结构分别设置在位线和源极线彼此交叉的交叉区中。

公开(公告)号：CN112310101A

公开(公告)日：2021-02-02

申请号：CN202010743257.1

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  权泰穆 ,  禹映范

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/11573

Abstract: 一种垂直存储器件包括下电路图案、第二基板、电容器、栅电极和沟道。下电路图案形成在包括第一区域、第二区域和第三区域的第一基板上。接触插塞形成在第二区域中。贯穿通路形成在第三区域中。第二基板形成在下电路图案上。电容器形成在下电路图案上，并且包括第一导体、电介质层结构和第二导体。第一导体与第二基板间隔开并且在与第二基板相同的高度处。电介质层结构形成在第一导体上。第二导体形成在电介质层结构上。栅电极在第二基板上在垂直方向上彼此间隔开。沟道在垂直方向上延伸穿过栅电极。

公开(公告)号：CN116390480A

公开(公告)日：2023-07-04

申请号：CN202211710689.8

申请日：2022-12-29

Applicant: 三星电子株式会社

Inventor： 禹映范 ,  任峻成 ,  金俊亨 ,  李昇珉

IPC: H10B12/00

Abstract: 提供一种半导体装置和数据存储系统。半导体装置包括形成将位线或字线与上连接图案彼此电连接的信号路径的接触插塞，下绝缘结构包括第一绝缘部分和第二绝缘部分；接触插塞穿透第二绝缘部分并接触上连接图案；第一绝缘部分包括第一下层和第二下层，第二下层具有小于第一下层的厚度；第二绝缘部分包括接触第二下层并覆盖上连接图案的上表面的一部分的第一上层以及在第一上层上的第二上层，第二上层具有大于第一上层的厚度；并且第二下层和第一上层的材料不同于第一下层和第二上层的材料。

公开(公告)号：CN114725116A

公开(公告)日：2022-07-08

申请号：CN202111659089.9

申请日：2021-12-31

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  权泰穆 ,  金俊亨 ,  金铉宰 ,  禹映范 ,  尹钟仁

IPC: H01L27/11521 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11582 ,  G11C16/04

Abstract: 提供了半导体装置和包括其的数据存储系统。所述半导体装置包括：第一衬底，包括杂质区，所述杂质区包括第一导电类型的杂质；电路器件，位于所述第一衬底上；下互连结构，电连接到所述电路器件；第二衬底，位于所述下互连结构上并且包括所述第一导电类型的半导体；栅电极，位于所述第二衬底上并且在与所述第二衬底的上表面垂直的第一方向上堆叠并彼此间隔开；沟道结构，穿过所述栅电极；以及连接结构。所述沟道结构可以垂直于所述第二衬底的所述上表面延伸。所述沟道结构可以包括沟道层。所述连接结构可以将所述第一衬底的所述杂质区连接到所述第二衬底，并且所述连接结构可以包括通路，所述通路包括第二导电类型的半导体。