-
Patent Agency Ranking
公开(公告)号：CN108461499A
公开(公告)日：2018-08-28
申请号：CN201810154276.3
申请日：2018-02-22
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578 , G11C7/12 , G11C7/18 , G11C8/08 , G11C8/14
Abstract: 本发明提供一种三维(3D)半导体存储器件及其操作方法，该3D半导体存储器件包括：电极结构，包括垂直堆叠在基板上并在第一方向上延伸的多个单元电极、以及顺序堆叠在所述多个单元电极上的下部串选择电极和上部串选择电极；第一垂直结构，穿过下部串选择电极和上部串选择电极以及所述多个单元电极；第二垂直结构，与上部串选择电极间隔开并穿过下部串选择电极和所述多个单元电极；以及第一位线，与电极结构相交并在不同于第一方向的第二方向上延伸。第一位线共同地接到第一垂直结构和第二垂直结构。第二垂直结构不延伸穿过上部串选择电极。
-
公开(公告)号：CN118695597A
公开(公告)日：2024-09-24
申请号：CN202410172881.9
申请日：2024-02-06
Applicant: 三星电子株式会社
Abstract: 非易失性存储器件包括：衬底，包括存储单元区域和连接区域；模制结构，包括交替堆叠的多个栅电极和多个模制绝缘层；沟道结构，在存储单元区域中穿过模制结构；第一单元接触部，在连接区域中穿过模制结构，连接到第一栅电极，并且与第二栅电极电断开；多个支撑结构，在连接区域中在平面上围绕第一单元接触部，并且延伸穿过模制结构；以及坝结构，在连接区域中位于第一单元接触部和第二栅电极之间，并且与第一单元接触部间隔开，绝缘环介于坝结构与第一单元接触部之间。
-
公开(公告)号：CN108461499B
公开(公告)日：2024-02-02
申请号：CN201810154276.3
申请日：2018-02-22
Applicant: 三星电子株式会社
Abstract: 本发明提供一种三维(3D)半导体存储器件及其操作方法，该3D半导体存储器件包括：电极结构，包括垂直堆叠在基板上并在第一方向上延伸的多个单元电极、以及顺序堆叠在所述多个单元电极上的下部串选择电极和上部串选择电极；第一垂直结构，穿过下部串选择电极和上部串选择电极以及所述多个单元电极；第二垂直结构，与上部串选择电极间隔开并穿过下部串选择电极和所述多个单元电极；以及第一位线，与电极结构相交并在不同于第一方向的第二方向上延伸。第一位线共同地接到第一垂直结构和第二垂直结构。第二垂直结构不延伸穿过上部串选择电极。
-
公开(公告)号：CN113394197A
公开(公告)日：2021-09-14
申请号：CN202110257154.9
申请日：2021-03-09
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L29/423 , H01L29/10 , H01L27/11521 , H01L27/11526 , H01L27/11568 , H01L27/11573
Abstract: 一种半导体器件包括：第一衬底；电路器件，设置在第一衬底上；第一互连结构，电连接到电路器件；第二衬底，设置在第一互连结构的上部上；栅电极，彼此间隔开并且在与第二衬底的上表面垂直的方向上堆叠在第二衬底上；以及沟道结构，穿透栅电极，垂直于第二衬底延伸并且包括沟道层。该半导体器件还包括接地互连结构，该接地互连结构连接第一衬底和第二衬底，并且包括与第二衬底一体并且从第二衬底的下表面朝向第一衬底延伸的上通孔。
-
公开(公告)号：CN107275332A
公开(公告)日：2017-10-20
申请号：CN201710217357.9
申请日：2017-04-05
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11578
Abstract: 提供了半导体存储器装置和集成电路装置。所述半导体存储器装置可包括：堆叠结构，包括堆叠在基底上的字线；第一竖直柱和第二竖直柱，贯穿堆叠结构延伸；第一串选择线，在平面图中与第一竖直柱叠置；第二串选择线，在平面图中与第二竖直柱叠置并且在第一方向上与所述第一串选择线分隔开。在平面图中，第一竖直柱中的一个第一竖直柱的一侧与第二竖直柱中的一个第二竖直柱的一侧之间的最短距离小于第一串选择线的一侧与第二串选择线的一侧之间的最短距离。
-
-
-
-
Search Results
5
records
(took 0.023 seconds)
