-
公开(公告)号：CN117355144A
公开(公告)日：2024-01-05
申请号：CN202310522113.7
申请日：2023-05-09
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器件和包括所述半导体存储器件的电子系统。所述半导体存储器件可以包括垂直于基板的顶表面的垂直沟道，设置在所述垂直沟道的第一侧并垂直堆叠在堆叠基板上的字线，设置在所述垂直沟道的第二侧并垂直堆叠在所述基板上的背栅电极，设置在所述字线和所述垂直沟道的第一侧之间的铁电层，设置在所述铁电层和所述垂直沟道的第一侧之间的第一中间绝缘层，以及设置在所述背栅电极和所述垂直沟道的第二侧之间的第二中间绝缘层。
-
公开(公告)号：CN117062442A
公开(公告)日：2023-11-14
申请号：CN202310461601.1
申请日：2023-04-26
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器件。所述半导体存储器件包括：导电层，所述导电层位于衬底上；绝缘隔离层，所述绝缘隔离层位于所述导电层上；堆叠结构，所述堆叠结构位于所述绝缘隔离层上，并且包括沿着与所述衬底的上表面垂直的第一方向交替地设置的多个源极/漏极接触层和多个栅电极层；垂直沟道层，所述垂直沟道层延伸穿过所述堆叠结构和所述绝缘隔离层，其中，所述垂直沟道层与所述多个源极/漏极接触层中的每一者接触，并且连接到所述导电层；以及栅极绝缘层，所述栅极绝缘层位于所述多个栅电极层中的每一者与所述垂直沟道层之间。
-
-
公开(公告)号：CN107068191A
公开(公告)日：2017-08-18
申请号：CN201710032688.5
申请日：2017-01-16
Applicant: 三星电子株式会社
IPC: G11C16/34
CPC classification number: G11C16/3427 , G11C16/3413
Abstract: 一种编程非易失性存储器的方法，包括：对在所选的字线中的存储器单元执行至少两个编程循环，基于执行至少两个编程循环中的每一个的结果生成失败位趋势，基于所生成的失败位趋势预测包括要对存储器单元最后执行的N编程循环的多个编程循环，和基于预测多个编程循环的结果改变当执行N编程循环时提供给存储器单元的N编程电压的电平。
-
公开(公告)号：CN110391249B
公开(公告)日：2024-09-10
申请号：CN201910316718.4
申请日：2019-04-19
Applicant: 三星电子株式会社
IPC: H10B43/27 , H10B43/35 , H10B43/40 , H01L21/768 , H01L23/538
Abstract: 一种三维半导体存储器件，可以包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括依次堆叠在所述衬底的表面上并从所述单元阵列区域延伸到所述连接区域的多个栅电极；第一源极导电图案，所述第一源极导电图案在所述单元阵列区域上位于所述电极结构与所述衬底之间；以及单元垂直半导体图案和第一虚设垂直半导体图案，所述单元垂直半导体图案和所述第一虚设垂直半导体图案穿透所述电极结构和所述第一源极导电图案，并延伸到所述衬底中。所述单元垂直半导体图案可以接触所述第一源极导电图案。所述第一虚设垂直半导体图案可以与所述第一源极导电图案电绝缘。
-
Patent Agency Ranking
公开(公告)号：CN117460258A
公开(公告)日：2024-01-26
申请号：CN202310812226.0
申请日：2023-07-04
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件及其制造方法。半导体器件包括：衬底，该衬底在第一方向和第二方向上延伸，并且包括单元区域以及在第一方向上从单元区域延伸的延伸区域；第一绝缘层和第二绝缘层，该第一绝缘层和第二绝缘层在第三方向上交替地堆叠在衬底上；导线，该导线设置在第二绝缘层的在第二方向上的一个侧壁上；导电柱，该导电柱在第三方向上延伸并且贯穿第一绝缘层；半导体层，该半导体层设置在导电柱的一个侧壁上并且在第三方向上延伸；以及铁电层，该铁电层设置在导线与半导体层之间并且在第三方向上延伸。导线包括在第二方向上彼此间隔开的第一导电图案和第二导电图案，并且第二绝缘层设置在第一导电图案与第二导电图案之间。
-
-
公开(公告)号：CN112447237A
公开(公告)日：2021-03-05
申请号：CN202010543803.7
申请日：2020-06-15
Applicant: 三星电子株式会社
IPC: G11C16/14
Abstract: 提供了半导体器件及操作半导体器件的方法。所述半导体器件包括源极层、多个沟道结构、多个栅电极和公共源极线。所述多个栅电极中的至少一个栅电极提供GIDL线。在擦除操作期间，施加到所述公共源极线的擦除电压达到目标电压，并且在所述擦除电压达到所述目标电压之后，将阶跃增量电压增加到所述擦除电压，使得所述擦除电压的电压电平高于所述目标电压的电压电平。在所需时间段内已经增加了所述阶跃增量电压之后，在所述擦除操作的剩余操作中，所述擦除电压的电压电平减小到所述目标电压的电压电平。
-
公开(公告)号：CN112071848A
公开(公告)日：2020-12-11
申请号：CN202010325279.6
申请日：2020-04-23
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11565 , H01L27/11578 , H01L27/11582
Abstract: 一种半导体器件包括：衬底；下结构，所述下结构包括位于所述衬底上的密封层和位于所述密封层上的支撑层，所述密封层和所述支撑层都包括半导体材料；模制结构，所述模制结构位于所述下结构上，并且包括交替地堆叠的层间绝缘膜和导电膜；沟道孔，所述沟道孔穿透所述模制结构；沟道结构，所述沟道结构沿着所述沟道孔的侧壁延伸；隔离沟槽，所述隔离沟槽穿透所述模制结构并延伸到所述下结构中；以及多晶硅衬层，所述多晶硅衬层沿着所述隔离沟槽的侧壁延伸，所述多晶硅衬层连接到所述下结构并包括半导体材料。
-
公开(公告)号：CN110391249A
公开(公告)日：2019-10-29
申请号：CN201910316718.4
申请日：2019-04-19
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582 , H01L21/768 , H01L23/538
Abstract: 一种三维半导体存储器件，可以包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括依次堆叠在所述衬底的表面上并从所述单元阵列区域延伸到所述连接区域的多个栅电极；第一源极导电图案，所述第一源极导电图案在所述单元阵列区域上位于所述电极结构与所述衬底之间；以及单元垂直半导体图案和第一虚设垂直半导体图案，所述单元垂直半导体图案和所述第一虚设垂直半导体图案穿透所述电极结构和所述第一源极导电图案，并延伸到所述衬底中。所述单元垂直半导体图案可以接触所述第一源极导电图案。所述第一虚设垂直半导体图案可以与所述第一源极导电图案电绝缘。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.031 seconds)
