-
公开(公告)号：CN113257828A
公开(公告)日：2021-08-13
申请号：CN202110100315.3
申请日：2021-01-25
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11578 , H01L27/11582
Abstract: 提供了一种非易失性存储器器件及其制造方法。一种非易失性存储器器件，包括：衬底；第一半导体层，在衬底上；蚀刻停止膜，包括第一半导体层上的金属氧化物；模制结构，其中通过在蚀刻停止膜上交替堆叠第二半导体层和绝缘层来构成所述模制结构；沟道孔，其穿透模制结构、蚀刻停止膜、第一半导体层和衬底中的至少一个；以及沟道结构，沿沟道孔的侧壁延伸，并包括沿沟道孔的侧壁顺序地形成的抗氧化膜、第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜、隧穿绝缘膜和沟道半导体，其中所述第一半导体层接触所述第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜和隧穿绝缘膜。
-
公开(公告)号：CN117479542A
公开(公告)日：2024-01-30
申请号：CN202310524578.6
申请日：2023-05-10
Applicant: 三星电子株式会社
Abstract: 一种三维非易失性存储器件，包括：水平字线，所述水平字线在垂直方向上彼此分隔开；水平铁电层，所述水平铁电层布置在所述水平字线之间，所述水平铁电层包括上水平铁电层和下水平铁电层；垂直铁电层，所述垂直铁电层与所述水平铁电层的侧壁接触并在所述垂直方向上延伸；半导体柱，所述半导体柱在所述垂直方向上穿过所述水平字线；和沟道区，所述沟道区位于所述水平字线和所述半导体柱之间，其中，所述上水平铁电层和所述下水平铁电层在所述垂直方向上通过气隙彼此分隔开。
-
公开(公告)号：CN117355144A
公开(公告)日：2024-01-05
申请号：CN202310522113.7
申请日：2023-05-09
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器件和包括所述半导体存储器件的电子系统。所述半导体存储器件可以包括垂直于基板的顶表面的垂直沟道，设置在所述垂直沟道的第一侧并垂直堆叠在堆叠基板上的字线，设置在所述垂直沟道的第二侧并垂直堆叠在所述基板上的背栅电极，设置在所述字线和所述垂直沟道的第一侧之间的铁电层，设置在所述铁电层和所述垂直沟道的第一侧之间的第一中间绝缘层，以及设置在所述背栅电极和所述垂直沟道的第二侧之间的第二中间绝缘层。
-
公开(公告)号：CN111326521A
公开(公告)日：2020-06-23
申请号：CN201910874966.0
申请日：2019-09-17
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/1157 , H01L27/11582
Abstract: 一种三维(3D)半导体存储器件包括：衬底，包括单元阵列区域、连接区域和在单元阵列区域与连接区域之间的块选择区域；堆叠结构，包括垂直地堆叠在衬底上的水平层，每个水平层包括电极部分和连接部分，电极部分在单元阵列区域和块选择区域上在第一方向上延伸，连接部分设置在连接区域上以在垂直于第一方向的第二方向上连接电极部分；以及块选择栅电极，在块选择区域上与水平层的电极部分的侧壁交叉。每个电极部分包括在单元阵列区域上具有第一导电类型的第一半导体区域，并且包括在块选择区域上具有与第一导电类型不同的第二导电类型的沟道掺杂区域。
-
公开(公告)号：CN116634775A
公开(公告)日：2023-08-22
申请号：CN202310181732.4
申请日：2023-02-21
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和包括该半导体装置的数据存储系统。所述半导体装置，包括：源极结构；栅电极，在垂直于源极结构的上表面的第一方向上彼此间隔开并且堆叠；以及沟道结构，在第一方向上延伸穿过栅电极，并且包括介电层、电荷存储层、隧穿层、沟道层和掩埋半导体层。介电层在栅电极和电荷存储层之间。隧穿层在电荷存储层和沟道层之间。沟道层在隧穿层和掩埋半导体层之间。沟道层的下部的外表面与源极结构接触，并且介电层包括铁电材料，沟道层包括氧化物半导体材料，并且掩埋半导体层包括硅(Si)。
-
Patent Agency Ranking
公开(公告)号：CN111326521B
公开(公告)日：2023-08-01
申请号：CN201910874966.0
申请日：2019-09-17
Applicant: 三星电子株式会社
Abstract: 一种三维(3D)半导体存储器件包括：衬底，包括单元阵列区域、连接区域和在单元阵列区域与连接区域之间的块选择区域；堆叠结构，包括垂直地堆叠在衬底上的水平层，每个水平层包括电极部分和连接部分，电极部分在单元阵列区域和块选择区域上在第一方向上延伸，连接部分设置在连接区域上以在垂直于第一方向的第二方向上连接电极部分；以及块选择栅电极，在块选择区域上与水平层的电极部分的侧壁交叉。每个电极部分包括在单元阵列区域上具有第一导电类型的第一半导体区域，并且包括在块选择区域上具有与第一导电类型不同的第二导电类型的沟道掺杂区域。
-
公开(公告)号：CN119317104A
公开(公告)日：2025-01-14
申请号：CN202410642689.1
申请日：2024-05-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了具有改进的集成度和电特性的半导体存储装置，包括：位线，在衬底上在第一方向上延伸；沟道结构，在位线上并且包括在第二方向上延伸的第一垂直部分和在第一方向上与第一垂直部分间隔开并在第二方向上延伸的第二垂直部分；背栅电极，在沟道结构的至少一侧上在位线上并在第二方向上延伸；背栅极绝缘膜，在背栅电极和沟道结构之间；背栅极覆盖膜，在背栅电极和背栅极绝缘膜上；第一字线，在第一垂直部分和第二垂直部分之间并在第二方向上延伸；第二字线，在第一垂直部分和第二垂直部分之间、在第二方向上延伸并在第一方向上与第一字线间隔开；以及第一电容器和第二电容器，在第一垂直部分和第二垂直部分上连接到第一垂直部分和第二垂直部分。
-
公开(公告)号：CN117881193A
公开(公告)日：2024-04-12
申请号：CN202311305406.6
申请日：2023-10-10
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：单元基板；顺序地堆叠在所述单元基板上并且在第一方向上延伸的多个栅电极；在不同于所述第一方向的第二方向上延伸并且穿透所述多个栅电极的第一沟道结构和第二沟道结构；以及设置在所述多个栅电极上的位线。所述第一沟道结构和所述第二沟道结构均包括顺序地设置在所述多个栅电极的侧壁上的铁电层、沟道层、栅极绝缘层和背栅电极。所述第一沟道结构和所述第二沟道结构在所述第一方向上彼此相邻并且共享位线。
-
公开(公告)号：CN116896898A
公开(公告)日：2023-10-17
申请号：CN202310304631.1
申请日：2023-03-27
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和电子系统。半导体装置可以包括：第一衬底结构和在第一衬底结构上的第二衬底结构，第一衬底结构包括衬底、衬底上的电路元件和电路元件上的第一接合层。第二衬底结构可以包括板层、在板层下方并且包括氮化硅的中间绝缘层、在中间绝缘层下方并且被堆叠为在竖直方向上彼此间隔开的栅电极、在穿过中间绝缘层和栅电极的沟道孔中并且包括半导体层的沟道结构、以及连接到第一接合层的第二接合层。沟道孔可在穿过栅电极的第一部分中具有第一宽度，并且在穿过中间绝缘层的第二部分中具有比第一宽度宽的第二宽度。
-
公开(公告)号：CN117377319A
公开(公告)日：2024-01-09
申请号：CN202310713406.3
申请日：2023-06-15
Applicant: 三星电子株式会社
Abstract: 在制造半导体器件的方法中，沿垂直于衬底的上表面的第一方向在衬底上交替并重复地形成绝缘层和第一栅电极层以形成模制层。第一栅电极层包括掺杂有具有第一导电类型的杂质的硅。穿过模制层形成开口以暴露衬底的上表面。分别去除第一栅电极层的与开口相邻的部分以形成间隙。分别在间隙中形成水平沟道。每个水平沟道包括掺杂有具有第二导电类型的杂质的硅。在开口中形成沿第一方向延伸的竖直栅极结构。穿过模制层形成存储沟道结构以接触衬底的上表面。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.026 seconds)
