公开(公告)号：CN116096095A

公开(公告)日：2023-05-09

申请号：CN202211324701.1

申请日：2022-10-27

Applicant: 三星电子株式会社

Inventor： 李奉镕 ,  李昇原

IPC: H10B43/35 ,  H10B43/27 ,  H10B43/10

Abstract: 本公开提供了半导体器件及其制造方法以及数据存储系统。一种半导体器件包括：基板；堆叠结构，包括第一栅极层、第一层间绝缘层和第二栅极层；以及穿透堆叠结构并与基板接触的沟道结构，沟道结构包括沟道层、围绕沟道层的垂直隧穿层、在垂直隧穿层的外表面上的电荷存储图案以及在电荷存储图案的外表面上的阻挡图案，电荷存储图案包括垂直地间隔开并分别与第一栅极层和第二栅极层相邻的第一电荷存储材料层和第二电荷存储材料层，阻挡图案包括在电荷存储材料层和栅极层之间的垂直间隔开的阻挡材料层，并且阻挡图案接触电荷存储图案的外表面并包括相对于电荷存储图案的外表面进一步延伸的垂直突出部。

公开(公告)号：CN112582421A

公开(公告)日：2021-03-30

申请号：CN202010939672.4

申请日：2020-09-09

Applicant: 三星电子株式会社

Inventor： 孙荣晥 ,  李普英 ,  李昇原 ,  李承桓

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11582

Abstract: 一种垂直非易失性存储器件包括：堆叠体，其包括在堆叠方向上堆叠的栅极图案和层间绝缘图案，堆叠体在栅极图案中和在层间绝缘图案中具有在堆叠方向上延伸的贯通孔；半导体柱，其在贯通孔中并在堆叠方向上延伸；数据存储结构，其在栅极图案与贯通孔中的半导体柱之间，数据存储结构包括电荷存储层；以及虚设电荷存储层，其在贯通孔中在层间绝缘图案的侧壁上朝向半导体柱。

公开(公告)号：CN113257828A

公开(公告)日：2021-08-13

申请号：CN202110100315.3

申请日：2021-01-25

Applicant: 三星电子株式会社

Inventor： 李昇原 ,  金泰勋 ,  朴珉彻 ,  申慧丽 ,  林濬熙 ,  赵始衍

IPC: H01L27/11568 ,  H01L27/11578 ,  H01L27/11582

Abstract: 提供了一种非易失性存储器器件及其制造方法。一种非易失性存储器器件，包括：衬底；第一半导体层，在衬底上；蚀刻停止膜，包括第一半导体层上的金属氧化物；模制结构，其中通过在蚀刻停止膜上交替堆叠第二半导体层和绝缘层来构成所述模制结构；沟道孔，其穿透模制结构、蚀刻停止膜、第一半导体层和衬底中的至少一个；以及沟道结构，沿沟道孔的侧壁延伸，并包括沿沟道孔的侧壁顺序地形成的抗氧化膜、第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜、隧穿绝缘膜和沟道半导体，其中所述第一半导体层接触所述第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜和隧穿绝缘膜。

公开(公告)号：CN112447736A

公开(公告)日：2021-03-05

申请号：CN202010534661.8

申请日：2020-06-12

Applicant: 三星电子株式会社

Inventor： 孙荣晥 ,  李昇原 ,  姜书求 ,  林周永 ,  韩智勋

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11556

Abstract: 提供了一种垂直非易失性存储器装置。所述垂直非易失性存储器装置包括：沟道，位于基底上并且在与基底的上表面垂直的第一方向上延伸；第一电荷存储结构，位于沟道的外侧壁上；第二电荷存储结构，位于沟道的内侧壁上；第一栅电极，在基底上沿第一方向彼此分隔开，每个第一栅电极围绕第一电荷存储结构；以及第二栅电极，位于第二电荷存储结构的内侧壁上。