公开(公告)号：CN102280412A

公开(公告)日：2011-12-14

申请号：CN201110166792.6

申请日：2011-06-14

Applicant: 三星电子株式会社

Inventor： 金振均 ,  李普英 ,  黄棋铉 ,  洪恩起 ,  崔锤完

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

Abstract: 本发明提供一种垂直半导体器件及其制造方法。在垂直半导体器件以及制造垂直半导体器件的方法中，在衬底上重复且交替地堆叠牺牲层和绝缘间层。所述牺牲层包含硼(B)和氮(N)并且相对于所述绝缘间层具有蚀刻选择性。半导体图案被形成在所述衬底上、通过所述牺牲层和所述绝缘间层。在所述半导体图案之间至少部分地去除牺牲层和绝缘间层，以在所述半导体图案的侧壁上形成牺牲层图案和绝缘间层图案。去除所述牺牲层图案，以在所述绝缘间层图案之间形成沟槽。所述沟槽暴露所述半导体图案的部分侧壁。在所述沟槽中的每个沟槽中形成栅结构。

公开(公告)号：CN112582421A

公开(公告)日：2021-03-30

申请号：CN202010939672.4

申请日：2020-09-09

Applicant: 三星电子株式会社

Inventor： 孙荣晥 ,  李普英 ,  李昇原 ,  李承桓

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11582

Abstract: 一种垂直非易失性存储器件包括：堆叠体，其包括在堆叠方向上堆叠的栅极图案和层间绝缘图案，堆叠体在栅极图案中和在层间绝缘图案中具有在堆叠方向上延伸的贯通孔；半导体柱，其在贯通孔中并在堆叠方向上延伸；数据存储结构，其在栅极图案与贯通孔中的半导体柱之间，数据存储结构包括电荷存储层；以及虚设电荷存储层，其在贯通孔中在层间绝缘图案的侧壁上朝向半导体柱。

公开(公告)号：CN103066075A

公开(公告)日：2013-04-24

申请号：CN201210321795.7

申请日：2012-09-03

Applicant: 三星电子株式会社

Inventor： 李普英 ,  崔钟完 ,  李明范

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L21/76229 ,  H01L21/764 ,  H01L23/528 ,  H01L23/5329 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了半导体器件及其制造方法。所述制造方法包括在衬底上的多个图案之间形成彼此相邻的沟槽；在沟槽中形成第一牺牲层；在多个图案和第一牺牲层上形成具有多个孔的第一多孔绝缘层；以及通过第一多孔绝缘层的多个孔去除第一牺牲层，以在多个图案之间和第一多孔绝缘层下方形成第一空气隙。