公开(公告)号：CN102280412A

公开(公告)日：2011-12-14

申请号：CN201110166792.6

申请日：2011-06-14

Applicant: 三星电子株式会社

Inventor： 金振均 ,  李普英 ,  黄棋铉 ,  洪恩起 ,  崔锤完

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

Abstract: 本发明提供一种垂直半导体器件及其制造方法。在垂直半导体器件以及制造垂直半导体器件的方法中，在衬底上重复且交替地堆叠牺牲层和绝缘间层。所述牺牲层包含硼(B)和氮(N)并且相对于所述绝缘间层具有蚀刻选择性。半导体图案被形成在所述衬底上、通过所述牺牲层和所述绝缘间层。在所述半导体图案之间至少部分地去除牺牲层和绝缘间层，以在所述半导体图案的侧壁上形成牺牲层图案和绝缘间层图案。去除所述牺牲层图案，以在所述绝缘间层图案之间形成沟槽。所述沟槽暴露所述半导体图案的部分侧壁。在所述沟槽中的每个沟槽中形成栅结构。