-
公开(公告)号:CN1571161A
公开(公告)日:2005-01-26
申请号:CN200410064028.8
申请日:2004-04-30
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/105 , H01L21/8247
CPC classification number: H01L29/792 , H01L21/28194 , H01L21/28282 , H01L27/11568 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/66833
Abstract: 本发明提供一种非易失性半导体存储器件,它包括具有以预定距离隔开的源区和漏区的半导体衬底,以及形成在衬底上的源区和漏区之间的栅极叠层,栅极叠层的一端接触源区而栅极叠层的另一端接触漏区,其中,栅极叠层包括:隧道层;掺杂以预定第一掺杂杂质、具有比氮化物(Si3N4)膜更高的介电常数的第一俘获材料膜;具有比氮化物膜更高的介电常数的第一绝缘膜;以及栅电极,所有这些膜被顺序淀积到衬底上。本发明还提供了一种能够根据掺杂浓度来有效控制俘获密度的非易失性半导体存储器件,从而在较低的工作电压下提高数据的写入/抺去速度。
-
公开(公告)号:CN1437261A
公开(公告)日:2003-08-20
申请号:CN02130478.5
申请日:2002-08-21
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L21/8239
CPC classification number: B82Y10/00 , H01L21/28273 , H01L21/28282 , H01L29/42332 , H01L29/7881 , H01L29/7883 , Y10S977/943
Abstract: 本发明提供了一种用量子器件形成的存储器及其制造方法。存储器包括:一衬底;形成在该衬底上的一源极区和一漏极区,以彼此隔开一预定间隔;一存储单元,形成在该衬底的表面上以连接该源极区和该漏极区,并具有填充有用于储存电子的材料的多个纳米尺度的量子点;以及一控制栅极,该控制栅极形成在存储单元上,并控制储存在该存储单元中的电子数。通过提供具有纳米尺度的量子点的存储器及其制造方法,可以实现高效且高度集成的存储器。
-
公开(公告)号:CN1734773B
公开(公告)日:2011-02-09
申请号:CN200510092281.9
申请日:2005-06-17
Applicant: 三星电子株式会社
IPC: H01L27/112 , H01L27/115 , H01L21/8246 , H01L21/8247
CPC classification number: G11C11/5621 , H01L27/0688 , H01L27/11521 , H01L27/11551
Abstract: 提供了一种互补非易失性存储器件及其操作和制造方法,包括该器件的逻辑器件和半导体器件,以及用于该器件的读电路。所述互补非易失性存储器件包括第一非易失性存储器和第二非易失性存储器,它们被顺序的堆叠并具有互补关系,其中所述第二非易失性存储器被翻转,使得所述第一非易失性存储器和第二非易失性存储器的底部彼此相对,且所述第一非易失性存储器和第二非易失性存储器的顶部在所述底部之间彼此面对。
-
公开(公告)号:CN100552958C
公开(公告)日:2009-10-21
申请号:CN200510084792.6
申请日:2005-07-21
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/78 , H01L21/8247 , H01L21/336
CPC classification number: G11C16/0475 , H01L21/28282 , H01L29/66833 , H01L29/7923
Abstract: 本发明提供了多位非易失性存储器件及其操作方法和制造方法。存储器件包括形成在半导体衬底内的沟道区及与沟道区形成肖特基接触的源极和漏极。而且,中心栅极电极位于沟道区的一部分上,且第一和第二侧壁栅极电极沿着中心栅极电极的外侧形成在沟道区上。第一和第二存储节点形成在沟道区和侧壁栅极电极之间。
-
公开(公告)号:CN1189943C
公开(公告)日:2005-02-16
申请号:CN02100922.8
申请日:2002-01-04
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L29/772 , H01L21/82
CPC classification number: B82Y10/00 , G11C2216/08 , H01L21/28273 , H01L29/7888
Abstract: 提供一种由栅电极和单电子储存单元之间的量子点组成的单电子存储器件及其制造方法。此单电子存储器件包含一个在其上在源极和漏极之间形成一个纳米尺度沟道的衬底,以及包含沟道区上的量子点的栅极叠层图形。栅极叠层图形包含在沟道区形成的一个下层,在下层上形成的单电子储存介质,用来储存隧穿通过下层的单个电子,一个包含在单电子储存介质上形成的量子点的上层,以及在上层上形成的要与量子点接触的栅电极。
-
公开(公告)号:CN1574360A
公开(公告)日:2005-02-02
申请号:CN200410064057.4
申请日:2004-05-20
Applicant: 三星电子株式会社
IPC: H01L27/10 , H01L27/108
CPC classification number: H01L21/28282 , B82Y10/00 , H01L21/28273 , H01L29/42332 , H01L29/513 , H01L29/518 , H01L29/7887
Abstract: 本发明公开了一种具有纳米晶体层的SONOS存储器件。该SONOS存储器件包括存储型晶体管,该存储型晶体管包括在半导体衬底上具有SONOS结构的栅极。该栅极由隧道氧化物层、具有在其中俘获穿过隧道氧化物层的电荷的俘获位置的存储节点层以及栅极电极形成。存储节点层包括由彼此分开的纳米晶体构成的晶体层以俘获电荷。
-
公开(公告)号:CN1527115A
公开(公告)日:2004-09-08
申请号:CN200310124902.8
申请日:2003-12-31
Applicant: 三星电子株式会社
IPC: G02F1/136 , H01L29/786
CPC classification number: H01L29/78603 , G02F1/133305 , G02F1/136227 , G02F2201/50 , H01L23/3192 , H01L24/24 , H01L24/82 , H01L27/1214 , H01L27/3248 , H01L27/3258 , H01L29/66757 , H01L51/5253 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2251/5338 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01009 , H01L2924/01013 , H01L2924/01015 , H01L2924/01018 , H01L2924/01019 , H01L2924/01027 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/01058 , H01L2924/01078 , H01L2924/01082 , H01L2924/12041 , H01L2924/12042 , H01L2924/12044 , H01L2924/00
Abstract: 提供一种在柔性基底上实现的薄膜半导体器件、使用该器件的电子器件、及其制造方法。该薄膜半导体器件包括一柔性基底、一形成在柔性基底上的半导体芯片、以及一密封该半导体芯片的保护盖层。该电子器件包括一柔性基底和形成在柔性基底上的半导体芯片,还包括密封半导体芯片的保护盖层。由于使用了保护盖层,提高了薄膜半导体器件抵抗基底弯曲所产生的应力的耐用性。
-
公开(公告)号:CN1519952A
公开(公告)日:2004-08-11
申请号:CN03142350.7
申请日:2003-06-13
Applicant: 三星电子株式会社
IPC: H01L29/772 , H01L21/335
CPC classification number: B82Y10/00 , H01L29/7888 , Y10S977/937 , Y10S977/938
Abstract: 本发明提供了一种具有存储功能的单电子晶体管及其制造方法。在该单电子晶体管中,顺序叠置第一衬底和绝缘膜。第二衬底设置在绝缘膜上,并包括源极区、沟道区和漏极区。隧穿膜位于在第二衬底上。至少两个俘获层以间隔位于隧穿膜上,在该间隔中可在沟道区中形成至少一个量子点。栅极电极接触俘获层和该俘获层之间的隧穿膜。由于该单电子晶体管简单,且包括单个栅极电极,所以其制造工艺和其工作电路可简化,且可降低功耗。
-
公开(公告)号:CN100530686C
公开(公告)日:2009-08-19
申请号:CN03142350.7
申请日:2003-06-13
Applicant: 三星电子株式会社
IPC: H01L29/772 , H01L21/335
CPC classification number: B82Y10/00 , H01L29/7888 , Y10S977/937 , Y10S977/938
Abstract: 本发明提供了一种具有存储功能的单电子晶体管及其制造方法。在该单电子晶体管中,顺序叠置第一衬底和绝缘膜。第二衬底设置在绝缘膜上,并包括源极区、沟道区和漏极区。隧穿膜位于在第二衬底上。至少两个俘获层以间隔位于隧穿膜上,在该间隔中可在沟道区中形成至少一个量子点。栅极电极接触俘获层和该俘获层之间的隧穿膜。由于该单电子晶体管简单,且包括单个栅极电极,所以其制造工艺和其工作电路可简化,且可降低功耗。
-
公开(公告)号:CN100462823C
公开(公告)日:2009-02-18
申请号:CN200310124902.8
申请日:2003-12-31
Applicant: 三星电子株式会社
IPC: G02F1/136 , H01L29/786
CPC classification number: H01L29/78603 , G02F1/133305 , G02F1/136227 , G02F2201/50 , H01L23/3192 , H01L24/24 , H01L24/82 , H01L27/1214 , H01L27/3248 , H01L27/3258 , H01L29/66757 , H01L51/5253 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2251/5338 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01009 , H01L2924/01013 , H01L2924/01015 , H01L2924/01018 , H01L2924/01019 , H01L2924/01027 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/01058 , H01L2924/01078 , H01L2924/01082 , H01L2924/12041 , H01L2924/12042 , H01L2924/12044 , H01L2924/00
Abstract: 提供一种在柔性基底上实现的薄膜半导体器件、使用该器件的电子器件、及其制造方法。该薄膜半导体器件包括一柔性基底、一形成在柔性基底上的半导体芯片、一密封该半导体芯片的保护盖层、以及一形成在该保护盖层上的绝缘区。该电子器件包括一柔性基底和形成在柔性基底上的半导体芯片,还包括密封半导体芯片的保护盖层和形成在该保护盖层上的绝缘区。由于使用了保护盖层,提高了薄膜半导体器件抵抗基底弯曲所产生的应力的耐用性。
-
-
-
-
-
-
-
-
-