公开(公告)号：CN1574360B

公开(公告)日：2011-04-20

申请号：CN200410064057.4

申请日：2004-05-20

Applicant: 三星电子株式会社

Inventor： 金柱亨 ,  金桢雨 ,  蔡洙杜 ,  郑渊硕

IPC: H01L27/10 ,  H01L27/108

CPC classification number: H01L21/28282 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/42332 ,  H01L29/513 ,  H01L29/518 ,  H01L29/7887

Abstract: 本发明公开了一种具有纳米晶体层的SONOS存储器件。该SONOS存储器件包括存储型晶体管，该存储型晶体管包括在半导体衬底上具有SONOS结构的栅极。该栅极由隧道氧化物层、具有在其中俘获穿过隧道氧化物层的电荷的俘获位置的存储节点层、以及栅极电极形成。存储节点层包括由彼此分开的纳米晶体构成的晶体层以俘获电荷。

公开(公告)号：CN1881592A

公开(公告)日：2006-12-20

申请号：CN200610106197.2

申请日：2006-05-12

Applicant: 三星电子株式会社

Inventor： 郑渊硕 ,  金桢雨 ,  蔡熙顺 ,  金柱亨 ,  韩祯希 ,  玄在雄

IPC: H01L27/115 ,  H01L29/792 ,  G11C16/02

CPC classification number: G11C16/0466 ,  G11C16/04 ,  G11C29/50 ,  G11C29/50004

Abstract: 本发明提供一种编程硅氧化物氮化物氧化物半导体(SONOS)存储器件的方法。该SONOS存储器件包括衬底、在衬底上间隔开的第一和第二杂质区域、形成在第一和第二杂质区域之间该衬底上方的栅氧化物层、形成在栅氧化物层上方的俘获层、形成在俘获层上方的绝缘层、和形成在绝缘层上方的栅电极。编程SONOS器件的方法包括通过将第一电压施加到第一杂质区域、将栅电压施加到栅电极、和将第二电压施加到第二杂质区域来将数据写入到SONOS存储器件，其中第二电压是负电压。

公开(公告)号：CN1574360A

公开(公告)日：2005-02-02

申请号：CN200410064057.4

申请日：2004-05-20

Applicant: 三星电子株式会社

Inventor： 金柱亨 ,  金桢雨 ,  蔡洙杜 ,  郑渊硕

IPC: H01L27/10 ,  H01L27/108

CPC classification number: H01L21/28282 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/42332 ,  H01L29/513 ,  H01L29/518 ,  H01L29/7887

Abstract: 本发明公开了一种具有纳米晶体层的SONOS存储器件。该SONOS存储器件包括存储型晶体管，该存储型晶体管包括在半导体衬底上具有SONOS结构的栅极。该栅极由隧道氧化物层、具有在其中俘获穿过隧道氧化物层的电荷的俘获位置的存储节点层以及栅极电极形成。存储节点层包括由彼此分开的纳米晶体构成的晶体层以俘获电荷。

公开(公告)号：CN1881592B

公开(公告)日：2010-05-12

申请号：CN200610106197.2

申请日：2006-05-12

Applicant: 三星电子株式会社

Inventor： 郑渊硕 ,  金桢雨 ,  蔡熙顺 ,  金柱亨 ,  韩祯希 ,  玄在雄

IPC: H01L27/115 ,  H01L29/792 ,  G11C16/02

CPC classification number: G11C16/0466 ,  G11C16/04 ,  G11C29/50 ,  G11C29/50004

Abstract: 本发明提供一种编程硅氧化物氮化物氧化物半导体(SONOS)存储器件的方法。该SONOS存储器件包括衬底、在衬底上间隔开的第一和第二杂质区域、形成在第一和第二杂质区域之间该衬底上方的栅氧化物层、形成在栅氧化物层上方的俘获层、形成在俘获层上方的绝缘层、和形成在绝缘层上方的栅电极。编程SONOS器件的方法包括通过将第一电压施加到第一杂质区域、将栅电压施加到栅电极、和将第二电压施加到第二杂质区域来将数据写入到SONOS存储器件，其中第一电压是正电压，第二电压是负电压，该SONOS存储器件是电子在写入时被俘获在俘获层中的N+型存储器件。

公开(公告)号：CN1841774A

公开(公告)日：2006-10-04

申请号：CN200610067355.8

申请日：2006-02-21

Applicant: 三星电子株式会社

Inventor： 韩祯希 ,  金柱亨 ,  金桢雨 ,  田尚勋 ,  郑渊硕 ,  李承铉

IPC: H01L29/78 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/42324 ,  H01L29/513 ,  H01L29/792

Abstract: 本发明提供了一种适用于形成在半导体衬底上的非易失性存储器件的制造方法和所得到的结构的示范性实施例。栅极结构的示范性实施例包括形成在半导体衬底上的第一绝缘膜，形成在第一绝缘膜上用于储存电荷的储存节点，形成在储存节点上的第二绝缘膜，形成在第二绝缘膜上的第三绝缘膜，和形成在第三绝缘膜上的栅电极。选择绝缘膜使得第二和第三绝缘膜之一或两者的介电常数大于第一绝缘膜的介电常数。

公开(公告)号：CN1832201A

公开(公告)日：2006-09-13

申请号：CN200610004393.9

申请日：2006-02-16

Applicant: 三星电子株式会社

Inventor： 金柱亨 ,  韩祯希 ,  金桢雨 ,  闵约赛 ,  金汶庆 ,  郑渊硕

IPC: H01L29/792 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L29/4232 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/792

Abstract: 本发明提供一种非易失性存储器件，其包括：形成在半导体衬底上的隧道绝缘膜；形成在该隧道绝缘膜上的存储节点；形成在该存储节点上的阻挡绝缘膜；以及形成在该阻挡绝缘膜上的控制栅极电极。该存储节点至少包括具有不同陷阱密度的两层捕获膜，该阻挡绝缘膜具有比硅氧化物膜的介电常数大的介电常数。