半导体器件
    11.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN114678346A

    公开(公告)日:2022-06-28

    申请号:CN202111375811.6

    申请日:2021-11-19

    Abstract: 公开一种半导体器件,该半导体器件包括:基板;在基板上的第一层间电介质层;在第一层间电介质层中的多个第一通路;在第一层间电介质层上的第二层间电介质层;以及在第二层间电介质层中的第一电源线和第一下部线,电连接到第一通路中的相应的第一通路。第一电源线的在第一方向上的第一宽度大于第一下部线的在第一方向上的第二宽度。第一电源线包括第一金属材料。第一下部线包括第二金属材料。第一通路包括第三金属材料。第一金属材料、第二金属材料和第三金属材料彼此不同。

    用于制造半导体器件的方法

    公开(公告)号:CN105280494B

    公开(公告)日:2020-04-28

    申请号:CN201510395337.1

    申请日:2015-07-07

    Abstract: 本公开的实施方式涉及一种制造包括场效应晶体管的具有改善的电特性半导体器件。根据本公开的实施方式,自对准接触插塞可以利用设置在栅部分上的金属硬掩模部分有效地形成。另外,用于形成自对准接触插塞的光致抗蚀剂掩模的工艺裕度可以通过利用金属硬掩模部分而得以改善。

    半导体器件
    13.
    发明公开

    公开(公告)号:CN110739307A

    公开(公告)日:2020-01-31

    申请号:CN201910529268.7

    申请日:2019-06-18

    Abstract: 一种半导体器件包括:N型金属氧化物半导体(NMOS)区中的第一鳍图案和第二鳍图案,第一鳍图案和第二鳍图案均沿第一方向纵向延伸,并且通过第一沟槽分开;以及P型金属氧化物半导体(PMOS)区中的第三鳍图案和第四鳍图案,第三鳍图案和第四鳍图案均与第一鳍图案和第二鳍图案中的相应鳍图案平行地沿第一方向纵向延伸,并且通过第二沟槽分开。第一隔离层和第二隔离层分别设置在第一沟槽和第二沟槽中。第一栅电极沿横切第一方向的第二方向纵向延伸,并与第一鳍图案相交。第二栅电极沿第二方向纵向延伸,并与第二鳍图案相交。间隔开的第三栅电极和第四栅电极在第二隔离层上沿第二方向纵向延伸。

    半导体装置
    14.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN110581130A

    公开(公告)日:2019-12-17

    申请号:CN201910124739.6

    申请日:2019-02-15

    Abstract: 提供了一种半导体装置。所述半导体装置包括第一杂质区、沟道图案、第二杂质区、栅极结构、第一接触图案、第二接触图案和间隔件。第一杂质区可形成在基底上。沟道图案可从基底的上表面突出。第二杂质区可形成在沟道图案上。栅极结构可形成在沟道图案的侧壁以及与沟道图案相邻的基底上,并且栅极结构可包括栅极绝缘图案和栅电极。第一接触图案可与第二杂质区的上表面接触。第二接触图案可与栅电极的表面接触。间隔件可形成在第一接触图案与第二接触图案之间。间隔件可围绕第二接触图案的侧壁的一部分,并且间隔件可与第一接触图案和第二接触图案中的每个接触图案的侧壁接触。

    半导体器件
    15.
    发明授权

    公开(公告)号:CN110739307B

    公开(公告)日:2024-11-05

    申请号:CN201910529268.7

    申请日:2019-06-18

    Abstract: 一种半导体器件包括:N型金属氧化物半导体(NMOS)区中的第一鳍图案和第二鳍图案,第一鳍图案和第二鳍图案均沿第一方向纵向延伸,并且通过第一沟槽分开;以及P型金属氧化物半导体(PMOS)区中的第三鳍图案和第四鳍图案,第三鳍图案和第四鳍图案均与第一鳍图案和第二鳍图案中的相应鳍图案平行地沿第一方向纵向延伸,并且通过第二沟槽分开。第一隔离层和第二隔离层分别设置在第一沟槽和第二沟槽中。第一栅电极沿横切第一方向的第二方向纵向延伸,并与第一鳍图案相交。第二栅电极沿第二方向纵向延伸,并与第二鳍图案相交。间隔开的第三栅电极和第四栅电极在第二隔离层上沿第二方向纵向延伸。

    半导体器件
    16.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN118782612A

    公开(公告)日:2024-10-15

    申请号:CN202410410211.6

    申请日:2024-04-07

    Abstract: 一种半导体器件包括衬底、在衬底的上表面上沿第一水平方向延伸的有源图案、在衬底的上表面上围绕有源图案的侧壁的场绝缘层、在有源图案上沿与第一水平方向相交的第二水平方向延伸的第一栅电极、在有源图案上设置在第一栅电极的至少一侧上的源极/漏极区、在场绝缘层上覆盖源极/漏极区的上层间绝缘层、在垂直方向上穿透衬底、场绝缘层和上层间绝缘层并在第二水平方向与源极/漏极区间隔开的贯通通路、在第一栅电极的至少一侧上设置在上层间绝缘层内部并连接到源极/漏极区的源极/漏极接触、和设置在上层间绝缘层内部并连接到贯通通路和源极/漏极接触中的每一者的连接部分,其在第一水平方向上的宽度大于源极/漏极接触在第一水平方向上的宽度。

    半导体装置及其制造方法
    17.
    发明公开

    公开(公告)号:CN118431154A

    公开(公告)日:2024-08-02

    申请号:CN202311150548.X

    申请日:2023-09-07

    Abstract: 提供一种半导体装置及其制造方法。半导体装置包括:设置在衬底上的第一层间绝缘层;第一导电线,其设置在第一层间绝缘层中,并具有突出到第一层间绝缘层的上侧上方的突起;蚀刻停止层,其设置在第一层间绝缘层和第一导电线上;以及穿过蚀刻停止层并与第一导电线接触的过孔件,其中蚀刻停止层包括在截面图中具有弯曲形状的第一蚀刻停止层和设置在第一蚀刻停止层上并具有厚度变化的第二蚀刻停止层。

    用于制造半导体器件的方法

    公开(公告)号:CN105280494A

    公开(公告)日:2016-01-27

    申请号:CN201510395337.1

    申请日:2015-07-07

    Abstract: 本公开的实施方式涉及一种制造包括场效应晶体管的具有改善的电特性半导体器件。根据本公开的实施方式,自对准接触插塞可以利用设置在栅部分上的金属硬掩模部分有效地形成。另外,用于形成自对准接触插塞的光致抗蚀剂掩模的工艺裕度可以通过利用金属硬掩模部分而得以改善。

Patent Agency Ranking