-
公开(公告)号：CN111883589B
公开(公告)日：2025-03-25
申请号：CN202010743085.8
申请日：2015-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的一些实施例涉及包括布置在半导体衬底上方的异质结结构的高电子迁移率晶体管(HEMT)。异质结结构包括用作e‑HEMT的沟道区的由第一III‑氮化物材料制成的二元III/V半导体层以及用作阻挡层的布置在二元III/V半导体层上方并且由第二III‑氮化物材料制成的三元III/V半导体层。源极区和漏极区布置在三元III/V半导体层上方并且彼此横向间隔开。栅极结构布置在异质结结构上方并且布置在源极区和漏极区之间。栅极结构由第三III‑氮化物材料制成。第一钝化层设置在栅极结构的侧壁周围并且由第四III‑氮化物材料制成。本发明的实施例还涉及用于HEMT器件的侧壁钝化。
-
公开(公告)号：CN113809041B
公开(公告)日：2024-08-20
申请号：CN202011433089.2
申请日：2020-12-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768 , H10B12/00 , H01L27/146
Abstract: 本公开提供一种金属‑绝缘体‑金属(MIM)电容器、一种具有金属‑绝缘体‑金属电容器的集成半导体装置以及其制造方法。所述金属‑绝缘体‑金属电容器包含第一金属层、第二金属层以及位于第二金属层与第一金属层之间的介电层。第一金属层、第二金属层以及介电层可形成梳状结构，其中所述梳状结构包含第一齿结构和至少一个第二齿结构。
-
公开(公告)号：CN109119532B
公开(公告)日：2023-06-20
申请号：CN201711246858.6
申请日：2017-12-01
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例涉及电阻式随机存取存储器装置。在一些实施例中，电阻式随机存取存储器装置包含下电极设置于导电下部内连线层上，上电极位于下电极之上，以及多层数据存储结构介于下电极与上电极之间。多层数据存储结构具有第一和第二子层。第一子层具有来自于第一组金属的第一金属、来自于第二组金属的第二金属的第一浓度以及氧。第二子层具有来自于第一组金属的第三金属、来自于第二组金属的第四金属的非零第二浓度以及氧。非零第二浓度小于第一浓度，并且使得形成于第二子层内的导电细丝宽于形成于第一子层内的导电细丝。
-
公开(公告)号：CN115513232A
公开(公告)日：2022-12-23
申请号：CN202210059076.6
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 提供了一种集成电路(IC)及其形成方法。该集成电路包括衬底；导电层配置在衬底上；阻障层配置在导电层上；刻蚀停止层覆盖阻障层的侧壁且在阻障层的顶面的第一部分上延伸；以及至少一电容器结构配置在阻障层的顶面的第二部分上。
-
公开(公告)号：CN109841731B
公开(公告)日：2022-12-09
申请号：CN201810218962.2
申请日：2018-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 提供半导体装置结构的结构及形成方法，此方法包含在半导体基底上方形成下电极层以及在下电极层上方形成资料储存层，此方法也包含在资料储存层上方形成离子扩散阻障层以及在离子扩散阻障层上方形成覆盖层，离子扩散阻障层为掺杂氮、碳或前述的组合的金属材料，覆盖层由金属材料制成，此方法更包含在覆盖层上方形成上电极层。
-
Patent Agency Ranking
公开(公告)号：CN114765194A
公开(公告)日：2022-07-19
申请号：CN202111020894.7
申请日：2021-09-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开的各种实施例是涉及一种具有包括与背侧表面相对的前侧表面的半导体衬底的图像传感器。多个光检测器设置在半导体衬底中。隔离结构自半导体衬底的背侧表面延伸到半导体衬底中且设置在相邻光检测器之间。隔离结构包含金属芯、设置在半导体衬底与金属芯之间的导电衬层以及设置在导电衬层与半导体衬底之间的第一介电衬层。金属芯包括第一金属材料，且导电衬层包括第一金属材料和与第一金属材料不同的第二金属材料。
-
公开(公告)号：CN114628257A
公开(公告)日：2022-06-14
申请号：CN202110418756.8
申请日：2021-04-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50
Abstract: 一种形成半导体结构的方法包括可形成第一晶片与第二晶片的结合总成，第一晶片包括第一半导体衬底，第二晶片包括第二半导体衬底。可将第二半导体衬底薄化到第一厚度且可在结合总成的外围处形成晶片间壕沟沟槽。可在晶片间壕沟沟槽中以及在第二半导体衬底的后侧表面之上形成保护性材料层。可移除第二半导体衬底的位于晶片间壕沟沟槽外的外围部分，并且保护性材料层的圆柱形部分在侧向上环绕结合总成的其余部分。在保护性材料层的圆柱形部分保护结合总成的其余部分的同时，可通过执行至少一个薄化工艺将第二半导体衬底薄化到第二厚度。
-
公开(公告)号：CN111668121B
公开(公告)日：2022-05-27
申请号：CN201910164096.8
申请日：2019-03-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种晶圆接合结构及其形成方法。晶圆接合结构的形成方法包括形成第一晶圆以及将第二晶圆接合到第一晶圆的接合介电层及接合垫。形成第一晶圆包括以下工艺。提供半导体结构，半导体结构的边缘具有第一塌边区域。形成附加介电层，以填补第一塌边区域。在半导体结构及附加介电层上形成具有开口的接合介电层。形成导电层于接合介电层上并填入开口中，其中在附加介电层上方的导电层具有凸起。进行移除工艺，以移除位于接合介电层上的导电层，余留在开口中的导电层形成接合垫，其中移除工艺包括平坦化工艺，且凸起被平坦化工艺移除。
-
公开(公告)号：CN114335034A
公开(公告)日：2022-04-12
申请号：CN202110250032.7
申请日：2021-03-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种集成芯片，包括：第一图像感测元件及第二图像感测元件，布置在衬底之上。第一微透镜布置在第一图像感测元件之上，且第二微透镜布置在第二图像感测元件之上。复合深沟槽隔离结构布置在第一图像感测元件与第二图像感测元件之间。复合深沟槽隔离结构包括：下部部分，布置在衬底之上；以及上部部分，布置在下部部分之上。下部部分包含第一材料，且上部部分包含具有比第一材料低的反射率的第二材料。
-
公开(公告)号：CN109801931B
公开(公告)日：2021-09-21
申请号：CN201810749873.0
申请日：2018-07-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明一些实施例公开一种半导体结构和半导体结构制造方法。其中，半导体结构包含：半导体衬底，其具有前表面及背向所述前表面的后表面；填充材料，其从所述前表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述填充材料包含上部分及下部分，所述上部分与所述半导体衬底接触；及外延层，其加衬于所述填充材料的所述下部分与所述半导体衬底之间。本发明一些实施例还公开一种相关联制造方法。
-
-
-
-
-
-
-
-
-
Search Results
159
records
(took 0.041 seconds)
