公开(公告)号：CN107039394B

公开(公告)日：2020-05-15

申请号：CN201611189878.X

申请日：2016-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈升照 ,  周世培 ,  李名哲 ,  吴国铭 ,  周正贤 ,  蔡正原 ,  杜友伦

IPC: H01L23/498 ,  H01L23/52 ,  H01L23/528

Abstract: 本揭露实施例提供一种半导体结构及其制造方法。所述半导体结构包括半导体衬底；以及互连件结构，其在所述半导体衬底上方。所述半导体结构也包括接垫，所述接垫在所述半导体衬底中且耦合到所述互连件结构。所述接垫包括两个导电层。

公开(公告)号：CN110660902A

公开(公告)日：2020-01-07

申请号：CN201811190214.4

申请日：2018-10-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈升照 ,  萧清泰 ,  蔡正原 ,  匡训冲

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 本发明实施例涉及一种存储器装置、集成电路及制造存储器装置的方法。所述存储器装置包括磁阻式随机存取存储器(MRAM)单元、侧壁间隙壁以及上部内连线。磁阻式随机存取存储器(MRAM)单元设置在衬底上。MRAM单元包括设置在下部电极与上部电极之间的磁性隧道结(MTJ)。侧壁间隙壁沿MRAM单元的相对侧壁排列。上部内连线沿从侧壁间隙壁的第一外边缘连续延伸到侧壁间隙壁的第二外边缘的界面与上部电极的上表面直接接触。

公开(公告)号：CN107017227B

公开(公告)日：2019-12-10

申请号：CN201611257099.9

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  黄建修 ,  蔡正原

IPC: H01L23/532 ,  H01L21/768

Abstract: 本揭露实施例提供一种半导体装置、膜堆叠体以及其制造方法。所述膜堆叠体包含多个第一含金属膜，以及多个第二含金属膜。所述第一含金属膜与所述第二含金属膜彼此交替堆叠。所述第一含金属膜以及所述第二含金属膜包括相同金属元素以及相同非金属元素，以及在所述第二含金属膜中所述金属元素的浓度大于在所述第二含金属膜中所述非金属元素的浓度。

公开(公告)号：CN110061138A

公开(公告)日：2019-07-26

申请号：CN201811486762.1

申请日：2014-07-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁晋玮 ,  林杏莲 ,  蔡正原 ,  蔡嘉雄

IPC: H01L51/46 ,  H01L51/42 ,  H01L51/44 ,  H01L27/146 ,  H01L27/30

Abstract: 本发明提供了一种光敏器件。该光敏器件包括供体受体混合(PIN)结构。PIN结构包括：有机空穴传输层；有机电子传输层；以及夹在空穴传输有机材料层和电子传输有机材料层之间的混合层。混合层包括n型有机材料和p型有机材料的混合物。本发明提供了具有电子阻挡层和空穴传输层的有机光敏器件。

公开(公告)号：CN109841731A

公开(公告)日：2019-06-04

申请号：CN201810218962.2

申请日：2018-03-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  林杏莲 ,  蔡正原

IPC: H01L45/00

Abstract: 提供半导体装置结构的结构及形成方法，此方法包含在半导体基底上方形成下电极层以及在下电极层上方形成资料储存层，此方法也包含在资料储存层上方形成离子扩散阻障层以及在离子扩散阻障层上方形成覆盖层，离子扩散阻障层为掺杂氮、碳或前述的组合的金属材料，覆盖层由金属材料制成，此方法更包含在覆盖层上方形成上电极层。

公开(公告)号：CN105826466B

公开(公告)日：2019-02-12

申请号：CN201510755878.0

申请日：2015-11-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  蔡嘉雄 ,  梁晋玮 ,  蔡正原 ,  林杏莲 ,  杨晋杰 ,  朱文定

IPC: H01L45/00 ,  H01L27/24

Abstract: 提供了具有基于V族氧化物和氧化铪的高κ层的电阻式随机存取存储器(RRAM)单元。RRAM单元包括底部电极层；V族氧化物层，布置在底部电极层上方；和氧化铪基层，布置在V族氧化物层上方并且邻接V族氧化物层。RRAM单元还包括覆盖层，布置在氧化铪基层上方并且邻接氧化铪基层；以及顶部电极层，布置在覆盖层上方。还提供了一种用于制备RRAM单元的方法。本发明实施例涉及改进的电阻式随机存取存储器(RRAM)结构。

公开(公告)号：CN108172560A

公开(公告)日：2018-06-15

申请号：CN201711230686.3

申请日：2017-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  徐晨祐 ,  郑光茗 ,  蔡正原

IPC: H01L23/488 ,  H01L23/50 ,  H01L21/60

Abstract: 本申请公开了集成电路和用于制造集成电路的方法。提供了具有阻挡层的凸块结构以及用于制造凸块结构的方法。在一些实施例中，凸块结构包括导电衬垫、导电凸块和阻挡层。导电衬垫包括衬垫材料。导电凸块叠加在导电衬垫上，并且包括下凸块层和覆盖下凸块层的上凸块层。阻挡层被配置为阻止衬垫材料沿着下凸块层的侧壁从导电衬垫移动到上凸块层。在一些实施例中，阻挡层是形成下凸块层的侧壁的衬里的间隔件。在其他实施例中，阻挡层位于下凸块层和导电衬垫之间，并且将下凸块层的侧壁与导电衬垫间隔开。

公开(公告)号：CN107452595A

公开(公告)日：2017-12-08

申请号：CN201710293157.1

申请日：2017-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹钧涵 ,  陈志明 ,  陈汉誉 ,  王嗣裕 ,  赵兰璘 ,  蔡正原

IPC: H01L21/02 ,  H01L21/285

Abstract: 本揭露提供半导体装置及其制造方法。所述半导体装置包含半导体结构、介电层、金属-半导体化合物薄膜以及覆盖层。所述半导体结构具有上表面与侧面。所述介电层包围所述半导体结构的所述侧面，并且暴露所述半导体结构的所述上表面。所述金属-半导体化合物薄膜位于所述半导体结构上，其中所述介电层暴露所述金属-半导体化合物薄膜的表面的一部分。所述覆盖层包围由所述介电层暴露的所述金属-半导体化合物薄膜的所述表面的所述部分，并且暴露所述介电层。

公开(公告)号：CN106972012A

公开(公告)日：2017-07-21

申请号：CN201611222600.8

申请日：2016-12-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林杏莲 ,  金海光 ,  蔡正原

IPC: H01L23/64

CPC classification number: H01L28/60 ,  H01L21/76895 ,  H01L21/8256 ,  H01L23/642 ,  H01L28/40

Abstract: 本发明的实施例提供了金属‑绝缘体‑金属(MIM)电容器及其形成方法。该方法包括：在半导体衬底上形成第一金属板，在第一金属板的表面上形成具有第一介电常数的第一介电层，在第一介电层的表面上形成具有第二介电常数的第二介电层，在第二介电层的表面上形成具有第三介电常数的第三介电层，以及在第三介电层的表面上形成第二金属板。第二介电常数不同于第一介电常数并且不同于第三介电常数。

公开(公告)号：CN106206449A

公开(公告)日：2016-12-07

申请号：CN201510310463.2

申请日：2015-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  林杏莲 ,  蔡正原 ,  杨晋杰 ,  廖钰文 ,  朱文定 ,  蔡嘉雄

IPC: H01L21/8247 ,  H01L27/115 ,  G11C11/56

Abstract: 本发明涉及一种形成具有良好的良率的电阻式随机存取存储器(RRAM)单元的方法和相关的装置。在一些实施例中，通过在下部金属互连层上方形成底电极，以及在底电极上形成具有第一厚度的可变电阻的介电数据存储层来实施该方法。在介电数据存储层上形成覆盖层。覆盖层具有第二厚度，第二厚度比第一厚度厚约2倍至约3倍的范围内。在覆盖层上方形成顶电极，以及在顶电极上方形成上部金属互连层。本发明涉及具有优化的膜方案的高良率RRAM单元。