-
-
公开(公告)号：CN101373765B
公开(公告)日：2012-03-21
申请号：CN200810144566.6
申请日：2008-08-22
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/06 , H01L21/82 , H01L21/8234
CPC classification number: H01L27/1052 , H01L27/0629 , H01L27/105 , H01L27/11526 , H01L27/11531 , H01L28/20
Abstract: 在一种半导体器件及其制造方法中，该半导体器件包括基板，其包括第一区和第二区。至少一个第一栅极结构位于第一区中的基板上，该至少一个第一栅极结构包括第一栅极绝缘层和第一栅极绝缘层上的第一栅极电极层。至少一个隔离结构位于第二区中的基板中，该隔离结构的顶表面在高度上低于基板的顶表面。至少一个电阻器图案位于至少一个隔离结构上。
-
公开(公告)号：CN110085598B
公开(公告)日：2023-10-13
申请号：CN201910052369.X
申请日：2014-09-02
Applicant: 三星电子株式会社
IPC: H10B43/35 , H10B43/27 , H10B43/10 , H01L29/792
Abstract: 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。
-
公开(公告)号：CN108417560B
公开(公告)日：2021-11-09
申请号：CN201810154260.2
申请日：2013-10-08
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768 , H01L27/11582 , H01L27/1157
Abstract: 本公开涉及半导体器件及其制造方法。一种半导体器件包括：多个存储单元串；位线；以及互连，其将至少两个存储单元串联接至位线。存储单元串通过对应的互连能被联接至对应的位线。交替的存储单元串通过对应的不同的互连能被联接至不同的位线。
-
公开(公告)号：CN104659207A
公开(公告)日：2015-05-27
申请号：CN201410640196.0
申请日：2014-11-13
Applicant: 三星电子株式会社
Abstract: 提供了一种存储装置，该存储装置包括：第一选择线至第三选择线，沿第一方向延伸并且沿与第一方向交叉的第二方向顺序地布置；多组第一竖直柱至第三竖直柱，每组与第一选择线至第三选择线中的相应的选择线结合，多组第一竖直柱至第三竖直柱沿第二方向顺序地布置；第一子互连件，将与第一选择线结合的第三竖直柱连接到与第二选择线结合的第一竖直柱；第二子互连件，将与第二选择线结合的第三竖直柱连接到与第三选择线结合的第一竖直柱；位线，沿第二方向延伸并且连接到第一子互连件和第二子互连件中的相应的子互连件。
-
Patent Agency Ranking
公开(公告)号：CN100373584C
公开(公告)日：2008-03-05
申请号：CN200410001967.8
申请日：2004-01-16
Applicant: 三星电子株式会社
CPC classification number: H01L27/11521 , H01L27/115 , H01L27/11526 , H01L27/11543
Abstract: 本发明提供制造具有多栅极绝缘层的半导体装置的方法以及由此制造的半导体装置。该方法包括在半导体衬底的第一区域和第二区域分别形成垫绝缘层和初始高电压栅极绝缘层。穿过垫绝缘层并掩埋在半导体衬底中的第一隔离层被形成以定义第一区域中的第一有源区，而穿过初始高电压绝缘层并掩埋在半导体衬底中的第二隔离层被形成以定义第二区域中的第二有源区。随后垫绝缘层被去除以露出第一有源区。低电压绝缘层形成在露出的第一有源区上。因此，可以使得在去除垫绝缘层以便在邻近第一隔离层的有源区上形成低电压栅极绝缘层的过程中形成在第一隔离层边缘处的凹陷区域(凹槽区域)的深度被最小化，并且它能够防止凹槽区域形成在第二隔离层的边缘处。
-
公开(公告)号：CN106910742B
公开(公告)日：2021-12-14
申请号：CN201611067114.3
申请日：2016-11-23
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/11568 , H01L27/11578
Abstract: 提供一种垂直存储器装置及其制造方法。所述装置可以包括栅极线结构，栅极线结构包括在第一方向上堆叠并在第二方向上延伸的栅极线。所述装置也可以包括第一台阶图案结构和第二台阶图案结构，第一台阶图案结构包括从栅极线延伸的延伸栅极线并包括第一台阶层，第二台阶图案结构接触第一台阶图案结构，包括延伸栅极线并包括第二台阶层。第n个延伸栅极线(n为偶数)可以设置在每一个第一台阶层的上部处，第n‑1个延伸栅极线可以设置在每一个第二台阶层的上部处。第n‑1个延伸栅极线的暴露部中的每一个用作焊盘区，焊盘区具有不同的面积。
-
公开(公告)号：CN104253130B
公开(公告)日：2019-05-14
申请号：CN201410301303.7
申请日：2014-06-27
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11556 , H01L27/11578 , H01L27/11582 , H01L27/11597 , H01L27/24 , H01L27/06 , H01L21/336 , H01L29/788 , H01L29/792 , H01L45/00
Abstract: 本公开提供了一种半导体器件。半导体器件包括在衬底的顶表面上方间隔开的栅极结构。栅极结构包括在与衬底的顶表面平行的第一方向上延伸的水平电极。隔离绝缘层填充栅极结构之间的间隔。多个单元柱贯穿水平电极并连接到衬底。多个单元柱包括最小间隔，该最小间隔由多个单元柱中的任两个之间的最短距离限定。水平电极的厚度大于单元柱的最小间隔。
-
公开(公告)号：CN107017263A
公开(公告)日：2017-08-04
申请号：CN201710032615.6
申请日：2017-01-16
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
CPC classification number: H01L21/8221 , H01L21/28282 , H01L21/76816 , H01L21/76832 , H01L21/76877 , H01L21/823475 , H01L27/1052 , H01L27/11551 , H01L27/11556 , H01L27/1157 , H01L27/11578 , H01L27/11582 , H01L27/11597 , H01L28/00 , H01L29/7827 , H01L29/7889 , H01L29/7926
Abstract: 本发明涉及垂直存储器件及其制造方法。一种垂直存储器件可以包括：多个字线，其在第一方向上间隔开，其每个在垂直于第一方向的第二方向上延伸并且在垂直于第一方向和第二方向的第三方向上具有第一宽度；虚设字线，其在最上字线的上方，包括开口并且具有它的在第三方向上有第一宽度的一部分；第一串选择线(SSL)和第二串选择线(SSL)，其在虚设字线上方，第一SSL和第二SSL沿第一方向在基本相同级处，第一SSL和第二SSL的每个在第三方向上具有比第一宽度更小的第二宽度；以及多个垂直沟道结构，其每个穿过字线、虚设字线以及第一SSL和第二SSL中的一个。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.027 seconds)
