-
公开(公告)号：CN110085598B
公开(公告)日：2023-10-13
申请号：CN201910052369.X
申请日：2014-09-02
Applicant: 三星电子株式会社
IPC: H10B43/35 , H10B43/27 , H10B43/10 , H01L29/792
Abstract: 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。
-
公开(公告)号：CN104253130B
公开(公告)日：2019-05-14
申请号：CN201410301303.7
申请日：2014-06-27
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11556 , H01L27/11578 , H01L27/11582 , H01L27/11597 , H01L27/24 , H01L27/06 , H01L21/336 , H01L29/788 , H01L29/792 , H01L45/00
Abstract: 本公开提供了一种半导体器件。半导体器件包括在衬底的顶表面上方间隔开的栅极结构。栅极结构包括在与衬底的顶表面平行的第一方向上延伸的水平电极。隔离绝缘层填充栅极结构之间的间隔。多个单元柱贯穿水平电极并连接到衬底。多个单元柱包括最小间隔，该最小间隔由多个单元柱中的任两个之间的最短距离限定。水平电极的厚度大于单元柱的最小间隔。
-
公开(公告)号：CN104425512A
公开(公告)日：2015-03-18
申请号：CN201410443006.6
申请日：2014-09-02
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/1157 , H01L27/11519 , H01L27/11582 , H01L29/4234 , H01L29/7926
Abstract: 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。
-
Patent Agency Ranking
公开(公告)号：CN110085598A
公开(公告)日：2019-08-02
申请号：CN201910052369.X
申请日：2014-09-02
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582 , H01L27/11519 , H01L29/792
Abstract: 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。
-
公开(公告)号：CN104425512B
公开(公告)日：2019-02-19
申请号：CN201410443006.6
申请日：2014-09-02
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11519 , H01L27/1157 , H01L29/792 , H01L29/423
Abstract: 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。
-
公开(公告)号：CN1913132A
公开(公告)日：2007-02-14
申请号：CN200610106896.7
申请日：2006-08-09
Applicant: 三星电子株式会社
IPC: H01L21/8247 , H01L21/336 , H01L21/28 , H01L27/115 , H01L29/788 , H01L29/40
CPC classification number: H01L27/115 , H01L21/76804 , H01L21/76834 , H01L21/76897 , H01L27/11519 , H01L27/11521 , H01L27/11524
Abstract: 在用于制造半导体器件的方法中，顺序地在衬底上提供氧化物层、第一多晶硅层、以及第二多晶硅层。在第二多晶硅层上提供第一硬掩模图形。使用第一硬掩模图形作为掩模，构图氧化物层、第一多晶硅层和第二多晶硅层，以形成包括氧化物图形、第一多晶硅图形和第二多晶硅图形的下栅结构。蚀刻下栅结构，以提供下栅结构的侧壁上的氧化层。在包括氧化层的下栅结构上提供绝缘层。除去第一硬掩模图形，以在绝缘层中形成第一开口，该第一开口露出第二多晶硅图形。在第二多晶硅图形上的第一开口中形成金属图形，该第二多晶硅图形具有其侧壁上的氧化层。
-
公开(公告)号：CN104253130A
公开(公告)日：2014-12-31
申请号：CN201410301303.7
申请日：2014-06-27
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/423
CPC classification number: H01L27/11578 , H01L27/0688 , H01L27/11519 , H01L27/11556 , H01L27/11582 , H01L27/11597 , H01L27/2409 , H01L27/2454 , H01L27/249 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926 , H01L45/04 , H01L45/06 , H01L45/10 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148
Abstract: 本公开提供了一种半导体器件。半导体器件包括在衬底的顶表面上方间隔开的栅极结构。栅极结构包括在与衬底的顶表面平行的第一方向上延伸的水平电极。隔离绝缘层填充栅极结构之间的间隔。多个单元柱贯穿水平电极并连接到衬底。多个单元柱包括最小间隔，该最小间隔由多个单元柱中的任两个之间的最短距离限定。水平电极的厚度大于单元柱的最小间隔。
-
公开(公告)号：CN1913132B
公开(公告)日：2010-09-01
申请号：CN200610106896.7
申请日：2006-08-09
Applicant: 三星电子株式会社
IPC: H01L21/8247 , H01L21/336 , H01L21/28 , H01L27/115 , H01L29/788 , H01L29/40
CPC classification number: H01L27/115 , H01L21/76804 , H01L21/76834 , H01L21/76897 , H01L27/11519 , H01L27/11521 , H01L27/11524
Abstract: 在用于制造半导体器件的方法中，顺序地在衬底上提供氧化物层、第一多晶硅层、以及第二多晶硅层。在第二多晶硅层上提供第一硬掩模图形。使用第一硬掩模图形作为掩模，构图氧化物层、第一多晶硅层和第二多晶硅层，以形成包括氧化物图形、第一多晶硅图形和第二多晶硅图形的下栅结构。蚀刻下栅结构，以提供下栅结构的侧壁上的氧化层。在包括氧化层的下栅结构上提供绝缘层。除去第一硬掩模图形，以在绝缘层中形成第一开口，该第一开口露出第二多晶硅图形。在第二多晶硅图形上的第一开口中形成金属图形，该第二多晶硅图形具有其侧壁上的氧化层。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.033 seconds)
