公开(公告)号：CN104253130B

公开(公告)日：2019-05-14

申请号：CN201410301303.7

申请日：2014-06-27

Applicant: 三星电子株式会社

Inventor： 金兑炅 ,  薛光洙 ,  白贤喆 ,  林珍洙 ,  曹盛纯

IPC: H01L27/11519 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/11597 ,  H01L27/24 ,  H01L27/06 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L45/00

Abstract: 本公开提供了一种半导体器件。半导体器件包括在衬底的顶表面上方间隔开的栅极结构。栅极结构包括在与衬底的顶表面平行的第一方向上延伸的水平电极。隔离绝缘层填充栅极结构之间的间隔。多个单元柱贯穿水平电极并连接到衬底。多个单元柱包括最小间隔，该最小间隔由多个单元柱中的任两个之间的最短距离限定。水平电极的厚度大于单元柱的最小间隔。

公开(公告)号：CN103366818B

公开(公告)日：2016-06-22

申请号：CN201310277165.9

申请日：2008-06-19

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  朴祥珍

IPC: G11C16/34 ,  G11C11/56 ,  G11C16/04

Abstract: 提供一种对存储装置进行编程的方法。所述方法包括：执行编程电压施加操作；执行校验操作，其中，在编程电压施加操作之后连续地执行多次校验操作。

公开(公告)号：CN104425512A

公开(公告)日：2015-03-18

申请号：CN201410443006.6

申请日：2014-09-02

Applicant: 三星电子株式会社

Inventor： 金兑炅 ,  薛光洙 ,  曹盛纯 ,  许星会 ,  姜真泰

IPC: H01L27/115

CPC classification number: H01L27/1157 ,  H01L27/11519 ,  H01L27/11582 ,  H01L29/4234 ,  H01L29/7926

Abstract: 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。

公开(公告)号：CN103715176A

公开(公告)日：2014-04-09

申请号：CN201310464865.9

申请日：2013-10-08

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  曹盛纯

IPC: H01L23/528 ,  H01L21/768

Abstract: 本发明公开了一种半导体器件，其包括：多个存储单元串；位线；以及互连，其将至少两个存储单元串联接至位线。存储单元串通过对应的互连能被联接至对应的位线。交替的存储单元串通过对应的不同的互连能被联接至不同的位线。

公开(公告)号：CN101388252B

公开(公告)日：2013-04-17

申请号：CN200810213560.X

申请日：2008-09-11

Applicant: 三星电子株式会社

Inventor： 朴祥珍 ,  薛光洙 ,  崔奇焕 ,  成政宪 ,  崔相武

IPC: G11C16/10

Abstract: 本发明提供了一种编程非易失性存储装置的方法，该方法可以包括：将编程电压施加到存储单元；在施加了编程电压之后，可以将辅助脉冲施加到存储单元以有助于电荷的热化；在施加辅助脉冲之后，可以将恢复电压施加到存储单元；在施加恢复电压之后，可以利用校验电压来校验存储单元的编程状态。

公开(公告)号：CN101556962B

公开(公告)日：2013-03-13

申请号：CN200810131347.4

申请日：2008-08-06

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  朴星一

IPC: H01L27/146 ,  H04N5/355 ,  H04N5/3745

CPC classification number: H01L27/14609 ,  H01L27/14612 ,  H04N5/355 ,  H04N5/35509 ,  H04N5/3745

Abstract: 本发明提供了一种包括具有两个栅极的感应晶体管的图像传感器和操作该图像传感器的方法。所述图像传感器包括：光电转换装置；感应晶体管，具有连接到浮置扩散区的第一栅极以及与第一栅极分开的第二栅极，其中，在浮置扩散区中存储从光电转换装置产生的电荷；重置晶体管，连接到浮置扩散区并重置浮置扩散区的电势；控制电压源，将控制电压提供到第二栅极；列输出线，连接到感应晶体管的源极。

公开(公告)号：CN101308867A

公开(公告)日：2008-11-19

申请号：CN200810096571.4

申请日：2008-05-16

Applicant: 三星电子株式会社

Inventor： 朴星一 ,  李晟熏 ,  薛光洙 ,  陈暎究 ,  金钟燮

IPC: H01L29/10 ,  H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247 ,  G11C16/02

CPC classification number: H01L21/28282 ,  G11C16/349 ,  H01L27/11568 ,  H01L29/42332 ,  H01L29/42336 ,  H01L29/42348 ,  H01L29/42352 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明提供了一种存储装置、一种制造该存储装置的方法以及一种操作该存储装置的方法。所述存储装置可以包括：沟道区，具有上端，其中，上端的两侧弯曲，两侧的弯曲部分允许在编程或擦除中将电荷注入到两侧的弯曲部分中，使得注入有电荷的弯曲部分与确定阈值电压的部分分开；栅极结构，在沟道区上。

公开(公告)号：CN110085598B

公开(公告)日：2023-10-13

申请号：CN201910052369.X

申请日：2014-09-02

Applicant: 三星电子株式会社

Inventor： 金兑炅 ,  薛光洙 ,  曹盛纯 ,  许星会 ,  姜真泰

IPC: H10B43/35 ,  H10B43/27 ,  H10B43/10 ,  H01L29/792

Abstract: 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。

公开(公告)号：CN108417560B

公开(公告)日：2021-11-09

申请号：CN201810154260.2

申请日：2013-10-08

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  曹盛纯

IPC: H01L23/528 ,  H01L21/768 ,  H01L27/11582 ,  H01L27/1157

Abstract: 本公开涉及半导体器件及其制造方法。一种半导体器件包括：多个存储单元串；位线；以及互连，其将至少两个存储单元串联接至位线。存储单元串通过对应的互连能被联接至对应的位线。交替的存储单元串通过对应的不同的互连能被联接至不同的位线。

公开(公告)号：CN104659207A

公开(公告)日：2015-05-27

申请号：CN201410640196.0

申请日：2014-11-13

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  姜真泰 ,  曹盛纯

IPC: H01L45/00 ,  G11C16/00

Abstract: 提供了一种存储装置，该存储装置包括：第一选择线至第三选择线，沿第一方向延伸并且沿与第一方向交叉的第二方向顺序地布置；多组第一竖直柱至第三竖直柱，每组与第一选择线至第三选择线中的相应的选择线结合，多组第一竖直柱至第三竖直柱沿第二方向顺序地布置；第一子互连件，将与第一选择线结合的第三竖直柱连接到与第二选择线结合的第一竖直柱；第二子互连件，将与第二选择线结合的第三竖直柱连接到与第三选择线结合的第一竖直柱；位线，沿第二方向延伸并且连接到第一子互连件和第二子互连件中的相应的子互连件。