公开(公告)号：CN101727969B

公开(公告)日：2014-05-21

申请号：CN200910205251.2

申请日：2009-10-21

Applicant: 三星电子株式会社

Inventor： 崔相武 ,  金元住 ,  李太熙 ,  车大吉

IPC: G11C11/4063 ,  H01L27/108

CPC classification number: H01L27/10802 ,  G11C11/404 ,  G11C2207/2227 ,  G11C2211/4016 ,  H01L21/84 ,  H01L27/10844 ,  H01L29/7841

Abstract: 本发明提供了一种操作半导体装置的方法，该方法包括以下步骤：在将半导体装置的数据状态改变为第一状态的擦除模式下，将施加到所述漏区的漏极电压脉冲从启用状态转变至停用状态，然后，将施加到所述栅极区的栅极电压脉冲从所述启用状态转变为所述停用状态；在将半导体装置的数据状态改变为第二状态的写入模式下，将所述栅极电压脉冲从所述启用状态转变至所述停用状态，然后，将所述漏极电压脉冲从所述启用状态转变至所述停用状态。

公开(公告)号：CN101388252B

公开(公告)日：2013-04-17

申请号：CN200810213560.X

申请日：2008-09-11

Applicant: 三星电子株式会社

Inventor： 朴祥珍 ,  薛光洙 ,  崔奇焕 ,  成政宪 ,  崔相武

IPC: G11C16/10

Abstract: 本发明提供了一种编程非易失性存储装置的方法，该方法可以包括：将编程电压施加到存储单元；在施加了编程电压之后，可以将辅助脉冲施加到存储单元以有助于电荷的热化；在施加辅助脉冲之后，可以将恢复电压施加到存储单元；在施加恢复电压之后，可以利用校验电压来校验存储单元的编程状态。

公开(公告)号：CN101552287A

公开(公告)日：2009-10-07

申请号：CN200910203994.6

申请日：2009-03-13

Applicant: 三星电子株式会社

Inventor： 金元住 ,  崔相武 ,  李太熙

IPC: H01L29/772 ,  H01L29/36 ,  H01L29/06 ,  H01L29/423 ,  H01L27/105

CPC classification number: H01L29/7317 ,  H01L29/7841 ,  H01L29/785 ,  H01L29/78618 ,  H01L29/78654

Abstract: 本发明公开了一种半导体器件及其制造方法。提供的半导体器件包括：衬底区；在衬底区上的有源区；在有源区上的栅极图案；以及第一杂质掺杂区和第二杂质掺杂区，沿有源区的两个边缘且不与栅极图案重叠。第一杂质掺杂区和第二杂质掺杂区在水平方向的长度可以短于在垂直方向上的长度。第一杂质掺杂区和第二杂质掺杂区可以沿有源区的两个边缘形成为狭窄的从而不与栅极图案重叠。

公开(公告)号：CN100530691C

公开(公告)日：2009-08-19

申请号：CN200610005021.8

申请日：2006-01-18

Applicant: 三星电子株式会社

Inventor： 田尚勋 ,  崔圣圭 ,  金桢雨 ,  黄显相 ,  韩祯希 ,  崔相武 ,  朴星昊

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/336 ,  H01L21/283

CPC classification number: H01L21/02148 ,  H01L21/02156 ,  H01L21/02159 ,  H01L21/28282 ,  H01L21/31604 ,  H01L21/31641 ,  H01L21/31645 ,  H01L29/513 ,  H01L29/792

Abstract: 一种半导体存储器件，包括第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区设置在半导体衬底中；绝缘层，设置得与所述第一掺杂区和第二掺杂区接触，所述绝缘层包括从包括Hf、Zr、Y和Ln的组中选择的材料；和设置在所述绝缘层上的栅电极层。

公开(公告)号：CN101388252A

公开(公告)日：2009-03-18

申请号：CN200810213560.X

申请日：2008-09-11

Applicant: 三星电子株式会社

Inventor： 朴祥珍 ,  薛光洙 ,  崔奇焕 ,  成政宪 ,  崔相武

IPC: G11C16/10

Abstract: 本发明提供了一种编程非易失性存储装置的方法，该方法可以包括：将编程电压施加到存储单元；在施加了编程电压之后，可以将辅助脉冲施加到存储单元以有助于电荷的热化；在施加辅助脉冲之后，可以将恢复电压施加到存储单元；在施加恢复电压之后，可以利用校验电压来校验存储单元的编程状态。

公开(公告)号：CN101373715A

公开(公告)日：2009-02-25

申请号：CN200810213314.4

申请日：2008-08-22

Applicant: 三星电子株式会社

Inventor： 崔相武 ,  成政宪 ,  薛光洙 ,  申雄澈 ,  朴祥珍

IPC: H01L21/31 ,  H01L21/28 ,  H01L21/336

Abstract: 本发明提供了一种增大氧化铝层的能带隙的方法和一种制造电荷捕获存储装置的方法。即，本发明提供了具有增大的能带隙的结晶氧化铝层、包括结晶氧化铝层的电荷捕获存储装置和它们的制造方法。一种形成具有增大的能带隙的氧化铝层的方法包括以下步骤：在下膜上形成非晶氧化铝层；将氢(H)或羟基(OH)引入到非晶氧化铝层中；使包含H或OH的非晶氧化铝层结晶。

公开(公告)号：CN101262014A

公开(公告)日：2008-09-10

申请号：CN200810081587.8

申请日：2008-03-07

Applicant: 三星电子株式会社

Inventor： 崔相武 ,  薛光洙 ,  朴祥珍 ,  成政宪

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/513 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/792

Abstract: 本发明提供了一种电荷捕获型存储装置和一种制造电荷捕获型存储装置的方法。电荷捕获型存储装置可包括基底上的隧道绝缘层、隧道绝缘层上的电荷捕获层和电荷捕获层上的由包含Gd或更小镧系元素的材料形成的阻挡绝缘层。

公开(公告)号：CN101159292A

公开(公告)日：2008-04-09

申请号：CN200710163042.7

申请日：2007-09-29

Applicant: 三星电子株式会社

Inventor： 申尚旻 ,  薛光洙 ,  朴祥珍 ,  成政宪 ,  崔相武

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115

CPC classification number: H01L29/42332 ,  H01L21/28273

Abstract: 一种可包括形成于基底上的隧道绝缘层的电荷陷阱存储器装置。电荷陷阱层可形成于隧道绝缘层上，其中，电荷陷阱层是掺杂有一种或多种过渡金属的较高k介电绝缘层。隧道绝缘层可与电荷陷阱层中的金属相对不发生反应。隧道绝缘层还可减少或防止电荷陷阱层中的金属扩散到基底。

公开(公告)号：CN101752304A

公开(公告)日：2010-06-23

申请号：CN200910246685.7

申请日：2009-12-01

Applicant: 三星电子株式会社

Inventor： 金元住 ,  崔相武 ,  李太熙 ,  朴允童

IPC: H01L21/82 ,  H01L27/02 ,  H01L21/762

CPC classification number: H01L27/1203 ,  H01L21/76224 ,  H01L21/84 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/1207 ,  H01L29/7841

Abstract: 本发明公开了半导体装置和制造半导体装置的方法。所述制造半导体装置的方法可通过使用选择性蚀刻仅在体半导体基底的一个或多个局部化区域中形成具有绝缘体上硅(SOI)结构的存储器单元。因此，可以将不同的偏压施加到外围器件和具有SOI结构的存储器单元。

公开(公告)号：CN100530692C

公开(公告)日：2009-08-19

申请号：CN200610006120.8

申请日：2006-01-16

Applicant: 三星电子株式会社

Inventor： 田尚勋 ,  金桢雨 ,  黄显相 ,  白圣权 ,  崔相武

IPC: H01L29/78 ,  H01L29/12 ,  H01L21/336 ,  H01L21/24

CPC classification number: H01L29/66833 ,  H01L21/28282 ,  H01L29/0843 ,  H01L29/167 ,  H01L29/792

Abstract: 本发明公开了一种半导体存储器件，所述半导体存储器件包括半导体衬底中的第一掺杂剂区域和第二掺杂剂区域，所述第一掺杂剂区域和所述第二掺杂剂区域掺有从包括Sb、Ga和Bi的组中选择的一种。该半导体存储器件包括设置得与所述第一掺杂剂区域和第二掺杂剂区域接触的绝缘层以及设置得与所述绝缘层接触的栅电极层。