对非易失性存储器器件编程的方法

    公开(公告)号:CN101859601A

    公开(公告)日:2010-10-13

    申请号:CN201010158548.0

    申请日:2010-04-07

    Inventor: 权五锡 崔奇焕

    CPC classification number: G11C11/5628

    Abstract: 本发明提供一种对非易失性存储器器件编程的方法。该方法将存储器单元从一个或一个以上第一逻辑状态编程为两个或两个以上第二逻辑状态。在所述方法中,向选定字线提供编程电压的数目,并且与第二逻辑状态相对应的验证电压被提供到所述选定字线。提供到所述选定字线的编程电压的数目根据第一逻辑状态中的每个与第二逻辑状态中的每个之间的阈值电压差而变化。

    非易失性存储装置和擦除非易失性存储装置的方法

    公开(公告)号:CN104733041A

    公开(公告)日:2015-06-24

    申请号:CN201410666066.4

    申请日:2014-11-19

    CPC classification number: G11C16/16 G11C11/16 G11C16/0483

    Abstract: 本发明公开了非易失性存储装置和擦除非易失性存储装置的方法。提供了一种擦除非易失性存储装置的方法,非易失性存储装置包括沿垂直于基底的方向形成的多个存储块,每个存储块具有连接到位线的多个串。所述方法包括下述步骤:利用电源电压选择将被擦除的存储块;利用负电压取消选择除了选择的存储块以外的剩余的存储块;设置偏置条件以减小取消选择的存储块的泄漏电流;以及对选择的存储块执行擦除操作。

    对非易失性存储器器件编程的方法

    公开(公告)号:CN101859601B

    公开(公告)日:2014-11-05

    申请号:CN201010158548.0

    申请日:2010-04-07

    Inventor: 权五锡 崔奇焕

    CPC classification number: G11C11/5628

    Abstract: 本发明提供一种对非易失性存储器器件编程的方法。该方法将存储器单元从一个或一个以上第一逻辑状态编程为两个或两个以上第二逻辑状态。在所述方法中,向选定字线提供编程电压的数目,并且与第二逻辑状态相对应的验证电压被提供到所述选定字线。提供到所述选定字线的编程电压的数目根据第一逻辑状态中的每个与第二逻辑状态中的每个之间的阈值电压差而变化。

    非易失性存储器和根据被选字线控制虚设字线电压的方法

    公开(公告)号:CN102810332A

    公开(公告)日:2012-12-05

    申请号:CN201210182593.9

    申请日:2012-06-04

    Abstract: 非易失性存储器装置包括在操作期间选择字线的访问电路,访问电路在操作期间选择字线、将被选字线电压施加到被选字线、将未被选字线电压施加到字线中的未被选择的字线并将虚设字线电压施加到虚设字线。当被选字线不与虚设字线相邻时,虚设字线电压是第一虚设字线电压,当被选字线与虚设字线相邻时,虚设字线电压是与第一虚设字线电压不同的第二虚设字线电压。

    非易失性存储器件及其读取方法

    公开(公告)号:CN102479551A

    公开(公告)日:2012-05-30

    申请号:CN201110380017.0

    申请日:2011-11-25

    Inventor: 李知尚 崔奇焕

    CPC classification number: G11C16/26 G11C11/5642 G11C16/0483 G11C16/3418

    Abstract: 在一个实施例中,所述方法包括:接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求;以及响应于该请求对与第二字线相关联的至少一个存储单元执行读取操作。所述第二字线按照字线编程顺序跟在第一字线之后,并且在第一时间段上执行第一读取操作。所述方法进一步包括基于来自第一读取操作的输出对第一存储单元执行第二读取操作。第二读取操作被执行一第二时间段,并且如果从执行第一读取操作的输出指示第一存储单元没有被耦合,则第一时间段短于第二时间段。

Patent Agency Ranking