-
公开(公告)号：CN107068182B
公开(公告)日：2021-02-05
申请号：CN201611218247.6
申请日：2011-11-16
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。
-
公开(公告)号：CN101740129B
公开(公告)日：2015-06-24
申请号：CN200910220889.3
申请日：2009-11-16
Applicant: 三星电子株式会社
IPC: G11C16/26
CPC classification number: G11C8/08 , G11C11/5642 , G11C16/3418 , G11C29/00
Abstract: 本发明构思的目的在于提供一种因补偿闪速存储单元的阈值电压而具有改善的可靠性的非易失性存储装置及其读取方法。根据本发明构思的非易失性存储装置包括：存储单元阵列，连接到多条字线；电压产生器，用于在执行读取操作时，将选择的读取电压提供到所述多条字线中的选择的字线，将未选的读取电压提供到所述多条字线中的未选的字线。电压产生器根据未选的字线是否与选择的字线相邻而产生电平不同的未选的读取电压。根据本发明构思的非易失性存储装置补偿因各种原因而升高或降低的阈值电压。根据本发明的构思，改善了非易失性存储装置的可靠性。
-
公开(公告)号：CN103137645A
公开(公告)日：2013-06-05
申请号：CN201210487367.1
申请日：2012-11-26
Applicant: 三星电子株式会社
CPC classification number: H01L27/249 , H01L27/228 , H01L27/2436 , H01L45/04 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148
Abstract: 本发明提供了具有三维布置的阻性存储器单元的半导体存储器件。所述器件可以包括彼此相连以构成选择线组的第一选择线和第二选择线、顺序地堆叠在所述第一选择线和所述第二选择线的每一条上的多条字线、在所述第一选择线与所述第二选择线之间布置成一行的多个竖直电极、在所述选择线组的两侧的每一侧上布置成一行的多个位线插塞、以及与所述多条字线交叉并将所述多个位线插塞彼此连接的位线。
-
公开(公告)号：CN102467965A
公开(公告)日：2012-05-23
申请号：CN201110363170.2
申请日：2011-11-16
Applicant: 三星电子株式会社
CPC classification number: G11C16/14 , G11C16/0483 , G11C16/16 , G11C16/30 , H01L27/11582 , H01L29/7926
Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。
-
公开(公告)号：CN1877738B
公开(公告)日：2011-11-23
申请号：CN200610092361.9
申请日：2006-06-01
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C11/413 , G11C11/4193
CPC classification number: H01L27/115 , H01L27/105 , H01L27/1052
Abstract: 在一个方面，提供包括数据块的半导体器件，该数据块包括M条标号为{0，1，2，...n，n+1，...，m-1，m}的平行并连续地排列的数据线，其中M、n和m是正整数，并且其中n＜m，并且M＝m+1，以及分别位于数据块的相对侧上的第一解码器区和第二解码器区。M条数据线中的第一数据线组从数据块延伸到第一解码器区，并且M条数据线中的第二数据线组从数据块延伸到第二解码器区。第一数据线组包括数据线{0，1，2，...n}中的偶数编号的数据线，和数据线{n+1，...，m-1，m}中的奇数编号的数据线，以及第二数据线组包括数据线{0，1，2，...n}中的奇数编号的数据线，和数据线{n+1，...，m-1，m}中的偶数编号的数据线。
-
Patent Agency Ranking
公开(公告)号：CN101819819A
公开(公告)日：2010-09-01
申请号：CN201010126221.5
申请日：2010-02-26
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C16/10 , G11C16/3418 , G11C16/3427
Abstract: 提供了一种非易失性存储设备的编程方法，包括：将本地电压施加到第一未选择字线；在将本地电压施加到第一未选择字线后，将本地电压施加到第二未选择字线；并且在本地电压被施加到第二未选择字线后，将通过电压施加到第一未选择字线。这里还提供了相关的设备和系统。
-
公开(公告)号：CN101740127A
公开(公告)日：2010-06-16
申请号：CN200910206438.4
申请日：2009-11-12
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/0483 , G11C16/3418 , G11C16/3427
Abstract: 一种非易失性存储器件的编程方法，包括：根据要被编程的数据来浮置被选择存储单元的沟道；以及驱动被选择存储单元和未选择存储单元的字线，以在被选择存储单元和未选择存储单元之间产生栅致漏极泄漏
-
公开(公告)号：CN101442054A
公开(公告)日：2009-05-27
申请号：CN200810178254.7
申请日：2008-11-17
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522 , H01L21/8247 , H01L21/768 , G06F13/40 , G06F3/06
CPC classification number: H01L23/485 , H01L21/76804 , H01L21/76816 , H01L27/11519 , H01L27/11521 , H01L27/11524 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供非易失性存储器件及其形成方法。在一个实施例中，半导体存储器件包括具有第一有源区和第二有源区的衬底。第一有源区包括第一源区和第一漏区，第二有源区包括第二源区和第二漏区。第一层间电介质位于衬底的上方。第一导电结构延伸穿过第一层间电介质。第一位线位于第一层间电介质上。第二层间电介质位于第一层间电介质上。接触孔延伸穿过第二层间电介质和第一层间电介质。该器件包括在接触孔内的第二导电结构，该第二导电结构延伸穿过第一层间电介质和第二层间电介质。第二位线位于第二层间电介质上。在第二层间电介质的底部处的接触孔的宽度小于或基本上等于在第二层间电介质的顶部处的宽度。
-
公开(公告)号：CN101197379A
公开(公告)日：2008-06-11
申请号：CN200710198817.4
申请日：2007-12-07
Applicant: 三星电子株式会社
IPC: H01L27/115 , G06F13/00
CPC classification number: H01L27/115 , G11C16/0483 , H01L27/11521 , H01L27/11524 , H01L27/11568
Abstract: 一种非易失性存储器件包括多个串联的存储晶体管，其中源/漏区和其间的沟道区是第一类型，以及在该多个串联的存储晶体管的每个端部的选择晶体管，其中该每个选择晶体管的沟道区是第一类型。该第一类型可以是n－型或p－型。该非易失性存储器还可以包括在一个选择晶体管和多个串联的存储晶体管之间的多个串联的存储晶体管一端的第一虚拟选择晶体管，以及在另一选择晶体管和多个串联的存储晶体管之间的多个串联的存储晶体管的另一端的第二虚拟选择晶体管。
-
公开(公告)号：CN101179077A
公开(公告)日：2008-05-14
申请号：CN200710165725.6
申请日：2007-11-06
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11546 , H01L27/105 , H01L27/11526 , H01L27/11568 , H01L29/518 , H01L29/78
Abstract: 一种非易失性存储器件包括：包括有单元区和外围电路区的半导体衬底，在所述单元区上的单元栅，以及在所述外围电路区上的外围电路栅极，其中所述单元栅包括所述半导体衬底上的电荷存储绝缘层、所述电荷存储绝缘层上的栅电极以及所述栅电极上的导电层，以及所述外围电路栅极包括所述半导体衬底上的栅绝缘层、所述栅绝缘层上的半导体层、所述半导体层上的欧姆层以及所述欧姆层上的导电层。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.034 seconds)
