-
-
公开(公告)号：CN107068182A
公开(公告)日：2017-08-18
申请号：CN201611218247.6
申请日：2011-11-16
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。
-
公开(公告)号：CN113540113B
公开(公告)日：2025-02-11
申请号：CN202011370992.9
申请日：2020-11-30
Applicant: 三星电子株式会社
IPC: H10B43/27 , H01L21/768 , H01L23/522 , H01L23/528
Abstract: 一种半导体装置，其包括具有第一下导电图案的下电路结构。中间布线结构设置在下电路结构上并且包括水平布线。中间电路结构设置在中间布线结构上并且包括交替的布线层和绝缘层的堆叠结构。沟道结构延伸至堆叠结构的内部并且接触水平布线。接触第一下导电图案和水平布线的接触插塞设置在中间布线结构中。沟道结构的最下端比水平布线的底表面相对更远离衬底的顶表面。接触插塞的最上端比水平布线的底表面相对更远离衬底的顶表面，并且接触插塞的最上端被设置为比布线层中的每一个的最下端相对更靠近衬底的顶表面。
-
公开(公告)号：CN101826528A
公开(公告)日：2010-09-08
申请号：CN201010175237.5
申请日：2010-02-12
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11578 , H01L27/11551 , H01L27/11556
Abstract: 本发明公开了一种半导体器件及其形成方法。半导体器件包括交替地层叠在衬底上的绝缘图案和栅图案；在衬底上沿绝缘图案和栅图案的侧壁向上延伸的有源图案；插置在栅图案和有源图案之间的数据存储图案；以及设置于在彼此相邻的一对栅图案之间的有源图案中的源/漏区。
-
公开(公告)号：CN101626021A
公开(公告)日：2010-01-13
申请号：CN200910140192.5
申请日：2009-07-10
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L29/78 , H01L29/417
CPC classification number: H01L27/11573 , H01L21/823425 , H01L27/0207 , H01L27/105 , H01L27/11519 , H01L27/11526 , H01L27/11531 , H01L27/11568 , H01L29/78
Abstract: 本发明提供一种包括驱动晶体管的半导体装置。一种半导体装置包括在衬底中限定的驱动有源区和在该驱动有源区处设置的至少三个驱动晶体管。所述驱动晶体管共享一个公共源极/漏极，并且每个驱动晶体管包括相互独立的单独源极/漏极。所述公共源极/漏极和单独源极/漏极被设置在驱动有源区中。
-
Patent Agency Ranking
公开(公告)号：CN113540113A
公开(公告)日：2021-10-22
申请号：CN202011370992.9
申请日：2020-11-30
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L21/768 , H01L23/522 , H01L23/528
Abstract: 一种半导体装置，其包括具有第一下导电图案的下电路结构。中间布线结构设置在下电路结构上并且包括水平布线。中间电路结构设置在中间布线结构上并且包括交替的布线层和绝缘层的堆叠结构。沟道结构延伸至堆叠结构的内部并且接触水平布线。接触第一下导电图案和水平布线的接触插塞设置在中间布线结构中。沟道结构的最下端比水平布线的底表面相对更远离衬底的顶表面。接触插塞的最上端比水平布线的底表面相对更远离衬底的顶表面，并且接触插塞的最上端被设置为比布线层中的每一个的最下端相对更靠近衬底的顶表面。
-
公开(公告)号：CN115224045A
公开(公告)日：2022-10-21
申请号：CN202210378667.X
申请日：2022-04-12
Applicant: 三星电子株式会社
IPC: H01L27/11575 , H01L27/11582 , H01L27/1157 , H01L27/108 , G11C5/02
Abstract: 提供了一种半导体装置以及一种包括半导体装置的数据存储系统。所述半导体装置包括下结构和上结构。下结构包括：半导体基底；电路元件，位于半导体基底上；电路互连结构，位于半导体基底上，电路互连结构包括位于不同水平上并且电连接到电路元件的多个连接图案；以及下绝缘结构，覆盖电路元件和电路互连结构。上结构包括：上基底，与下绝缘结构的上表面接触；堆叠结构，位于上基底上，堆叠结构包括在竖直方向上交替地堆叠的层间绝缘层和栅电极；以及垂直存储器结构，在竖直方向上穿过堆叠结构。
-
公开(公告)号：CN107068182B
公开(公告)日：2021-02-05
申请号：CN201611218247.6
申请日：2011-11-16
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。
-
公开(公告)号：CN102467965A
公开(公告)日：2012-05-23
申请号：CN201110363170.2
申请日：2011-11-16
Applicant: 三星电子株式会社
CPC classification number: G11C16/14 , G11C16/0483 , G11C16/16 , G11C16/30 , H01L27/11582 , H01L29/7926
Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。
-
公开(公告)号：CN113555371A
公开(公告)日：2021-10-26
申请号：CN202110181920.8
申请日：2021-02-09
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11578 , H01L27/11582 , H01L27/11563
Abstract: 提供了一种半导体装置，该半导体装置包括：衬底，其包括单元阵列区域、延伸区域和贯穿电极区域；存储器堆叠件，其在衬底上，并且包括第一栅电极、绝缘层和模制层，第一栅电极和绝缘层按次序堆叠，并且模制层包括绝缘材料，位于贯穿电极区域上并且与第一栅电极在同一水平；沟道结构，其竖直地穿过第一栅电极；贯穿电极，其竖直地穿过模制层；第一隔离绝缘层，其竖直地穿过存储器堆叠件，在第一方向上延伸，并且在第二方向上彼此间隔开；以及第二隔离绝缘层，其在沟道结构与贯穿电极区域之间，并且在第二方向上延伸，并且竖直地穿过第一栅电极，并且在平面图中，第二隔离绝缘层与第一隔离绝缘层相交。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.12 seconds)
